Počet záznamů: 1
Reconfigurable floating point co-processor for atmel FPSLIC
- 1.
SYSNO ASEP 0026076 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Reconfigurable floating point co-processor for atmel FPSLIC Překlad názvu Rekonfigurovatelný koprocesor pro operace s pohyblivou řádovou čárkou pro Atmel FPSLIC Tvůrce(i) Kadlec, Jiří (UTIA-B) RID Zdroj.dok. MAPLD 2005 International Conference Proceedings. - Washington : NASA Official of Logic Design, 2005 / Katz R. B. Rozsah stran s. 1-12 Poč.str. 12 s. Akce MAPLD 2005 International Conference Proceedings Datum konání 07.09.2005-09.09.2005 Místo konání Washington Země US - Spojené státy americké Typ akce WRD Jazyk dok. eng - angličtina Země vyd. US - Spojené státy americké Klíč. slova arithmetics ; bit-exact modeling percision Vědní obor RIV JC - Počítačový hardware a software CEZ AV0Z10750506 - UTIA-B (2005-2011) Anotace We have summarized the existing SW/HW infrastructure and tolls and presented simple Simulink/Handel-C design and verification path for the FPSLIC. It helped us to debug a set of scalable floating-point HW acceleration modules. These modules can be directly used as individual contexts for the supermacro-based partially dynamically reconfigurable designs in the extended FIGARO tool. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201. Rok sběru 2006
Počet záznamů: 1