0026076 - ÚTIA 2006 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Kadlec, Jiří
Reconfigurable floating point co-processor for atmel FPSLIC.
[Rekonfigurovatelný koprocesor pro operace s pohyblivou řádovou čárkou pro Atmel FPSLIC.]
MAPLD 2005 International Conference Proceedings. Washington: NASA Official of Logic Design, 2005 - (Katz, R.), s. 1-12
[MAPLD 2005 International Conference Proceedings. Washington (US), 07.09.2005-09.09.2005]
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: arithmetics * bit-exact modeling percision
Kód oboru RIV: JC - Počítačový hardware a software

We have summarized the existing SW/HW infrastructure and tolls and presented simple Simulink/Handel-C design and verification path for the FPSLIC. It helped us to debug a set of scalable floating-point HW acceleration modules. These modules can be directly used as individual contexts for the supermacro-based partially dynamically reconfigurable designs in the extended FIGARO tool.

hrnuli jsme existující SW/HW infrastrukturu a její vlastnosti a prezentovali jednoduché návrhové prostředí Simulink/Handel-C pro návrh a verifikaci v platformě FPSLIC. Toto prostředí nám pomohlo odladit sadu škálovatelných FP HW akceleračních modulů. Tyto moduly mohou být použity přímo jako jednotlivé kontexty pro návrh s dynamickou rekonfigurací pomocí supermaker v royšířeném nástroji Figaro.
Trvalý link: http://hdl.handle.net/11104/0116376