Výsledky vyhledávání
- 1.0547106 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
STM32H753 Terminal with Zynq Ultrascale+ Accelerator.
Interní kód: TS82fp03x8_TE0706_TERMINAL ; 2021
Technické parametry: Popis, návod pro instalaci, instalační soubory pro Linux terminál. Technické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displejem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. Terminál provádí výpočty v plovoucí řádové čárce na Zynq modulu. HW akcelerace výpočtů může být implementována v programové logice obvodu Zynq.
Ekonomické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. V doprovodné zprávě je popsán proces konfigurace jádra Linuxu pro práci s akcelerátorem s HW podporou pro přenos dat vygenerovanou v překladači Xilinx SDCoC.
Grant CEP: GA MŠMT 8A18001
Klíčová slova: microcontroller * Xilinx Zynq UltraScale+ * Floating- point HW acceleration
Obor OECD: Computer hardware and architecture
https://zs.utia.cas.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_2x1_ila_te0706_zu3cg
Trvalý link: http://hdl.handle.net/11104/0323443 - 2.0547105 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
STM32H753 Terminal with TE0723 03 07S 1C Accelerator HW Data Movers.
Interní kód: TS82fp01x8_TE0723_TERMINAL_xc7z07s ; 2021
Technické parametry: Instalační SW balíček dokumentuje a automatizuje instalaci datového propojení mezi procesorem a programovatelnou logikou obvodu Zynq zc07s na desce Trenz Electronic TE0726-O7s-03M s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch.
Ekonomické parametry: Instalační SW balíček slouží ke konfiguraci a kompilaci systému Linux s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch. Systém dovoluje integraci datového propojení mezi procesorem a programovatelnou logikou na stejném obvodu. Zařízení je implementováno na desce Trenz Electronic TE0726-07s-03M s obvodem Zynq zc7z07s, který obsahuje jedno-jádrový procesor ARM A9 a programovatelnou logiku. Generované HW “data movers” autonomně kopírují vektor dat s šířkou AXI-stream sběrnice 32bitů z DDR3 do DDR3 paměti procesoru.
Grant CEP: GA MŠMT 8A18001
Klíčová slova: microcontroller * Xilinx Zynq * STM32H7 * Floating- point HW acceleration
Obor OECD: Computer hardware and architecture
https://zs.utia.cas.cz/index.php?ids=results&id=7z07s
Trvalý link: http://hdl.handle.net/11104/0323435 - 3.0547101 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
Data Movers in DTRiMC tool for TE0726 03M 07S board.
Interní kód: TS82fp01x8_TE0726_DTRiMC_xc7z07s ; 2021
Technické parametry: SW balíček DTRiMC dokumentuje a automatizuje instalaci datového propojení mezi procesorem a programovatelnou logikou obvodu Zynq zc010 na desce Trenz Electronic TE0726-03M s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch.
Ekonomické parametry: SW balíček DTRiMC slouží ke konfiguraci a kompilaci systému Linux s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch. Systém dovoluje integraci datového propojení mezi procesorem a programovatelnou logikou na stejném obvodu. Zařízení je implementováno na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010, který obsahuje dvou-jádrový procesor ARM A9 a programovatelnou logiku. Generované HW “data movers” autonomně kopírují vektor dat s šířkou AXI-stream sběrnice 32bitů z DDR3 do DDR3 paměti procesoru.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: microcontroller * HW acceleration * Xilinx Zynq
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_07s_ila_DTRiMC
Trvalý link: http://hdl.handle.net/11104/0323436 - 4.0524355 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Evaluation version of 8xSIMD FP01x8 accelerator for ArduZynq shield.
Interní kód: WAKeMeUP fp01x8_v26x1 ; 2019
Technické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0723-03-M ArduZynq s prostředím Linux Debian a SW aplikací SciLab. Akcelerátor provádí výpočty v plovoucí řádové čárce. Je implementován v programové logice obvodu Zynq.
Ekonomické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0723-03-M ArduZynq s prostředím Linux Debian a SW aplikací SciLab. V doprovodné zprávě je popsán proces konfigurace jádra Linuxu pro práci s akcelerátorem a HW podporou pro přenos dat vygenerovanou v Xilinx SDCoC překladači.
Grant CEP: GA MŠMT 8A18001
Institucionální podpora: RVO:67985556
Klíčová slova: microcontroller * STM32H * HW acceleration
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0723_fp01x8
Trvalý link: http://hdl.handle.net/11104/0308759 - 5.0524354 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Kohout, Lukáš
Industrial 40 nm Demonstrator NUCLEO STM32H755ZI-Q.
Interní kód: WAKeMeUP STM32Cube_FW_H7_V1.5.0 ; 2019
Technické parametry: HW demonstrátor terminálu založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0723-03-M ArduZynq s prostředím Linux Debian a SW aplikací SciLab.
Ekonomické parametry: Prostředí SciLab spouští C programy provádějící rekurzivní identifikaci časově proměnných systémů. Výkon je porovnáván s implementací na projektech pro vývojové prostředí STM32Cube pro mikro-kontroléry CM7 a CM4 na desce NUCLEO-STM32H755ZI.
Grant CEP: GA MŠMT 8A18001
Institucionální podpora: RVO:67985556
Klíčová slova: microcontroller * STM32H * HW acceleration
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=H755ZI-Q
Trvalý link: http://hdl.handle.net/11104/0308760 - 6.0524342 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Kohout, Lukáš
Benchmarks for STM32H7 MCUs.
Interní kód: WAKeMeUP STM32H7_benchmarks ; 2019
Technické parametry: SW balíček s projekty pro vývojové prostředí STM32Cube porovnává výkon mikro-kontrolérů STM32F7 (90nm) a mikro-kontrolérů STM32H7 (40 nm) s vestavěnou pamětí programu Flash.
Ekonomické parametry: SW balíček s projekty pro STM32Cube porovnává výkon mikro-kontrolérů STM32F7 (90nm) a mikro-kontrolérů STM32H7 (40 nm) s vestavěnou pamětí programu Flash na deskách NUCLEO-144, STM32H753 a STM32H755. Je porovnáván výkon přenosů dat DMA, HW akcelerované kódování dat.
Grant CEP: GA MŠMT 8A18001
Institucionální podpora: RVO:67985556
Klíčová slova: microcontroller * STM32H * HW acceleration
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=STM32H7_benchmarks
Trvalý link: http://hdl.handle.net/11104/0308761 - 7.0524269 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
FP01x8 Accelerator on TE0726-03M.
Interní kód: te0726_fp01x8 ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce pro obvod Zynq ZC010 na desce TE0726 ZynqBerry.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A9 procesorem na obvodu ZC010 na desce TE0726 ZynqBerry s operačním systémem Debian.
Grant CEP: GA MŠMT 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0726_fp01x8
Trvalý link: http://hdl.handle.net/11104/0308764 - 8.0524268 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Two serial connected evaluation versions of FP03x8 accelerators for TE0820-03-4EV-1E module on TE0701-06 carrier board.
Interní kód: te0820_fp03x8x2s ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce spolu s HW pro video vstup a video výstup 1080p60 pro Zynq Ultrascale+ obvod ZCU04-EV na průmyslovém modulu TE0820.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A53 procesorem na obvodu ZCU09-EG na průmyslovém modulu TE0820 a základové desce TE0701 s operačním systémem Debian.
Grant CEP: GA MŠMT(XE) 8A18013
GRANT EU: European Commission(XE) 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0820_fp03x8x2s
Trvalý link: http://hdl.handle.net/11104/0308765 - 9.0507783 - ÚTIA 2020 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
Live Canny Edge Detection.
Interní kód: FitOptiVis Canny ; 2018
Technické parametry: Demonstrace HW akcelerace Canny algoritmu pro hranovou detekci v reálném čase pro video vstup ve FullHD HDMI 1.4 formátu s rozlišením 1920x1080p60 na Zynq Ultrascale+ TE0808 se základovou deskou TEBF0808. Canny algoritmus z xfOpenCV C++ knihovny je převeden do HW pomocí Xilinx SDSoC překladače.
Ekonomické parametry: HW akcelerace Canny algoritmu pro hranovou detekci v reálném čase. Pro video vstup a výstup je použita Avnet LPC FMC Imageon karta. Video vstup ve FullHD HDMI 1.4 formátu s rozlišením 1920x1080p60. Systém provádějící výpočet: Zynq Ultrascale+ TE0808 s TEBF0808 základovou deskou. Video výstup ve FullHD HDMI 1.4 formátu s rozlišením 1920x1080p60. Akcelerovaný Canny algoritmus z xfOpenCV C++ knihovny je převeden do HW pomocí Xilinx SDSoC překladače.
Grant CEP: GA MŠMT 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: video processing * HW acceleration * Zynq * SDSoC
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=canny
Trvalý link: http://hdl.handle.net/11104/0298853 - 10.0507782 - ÚTIA 2020 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
Stereo Demo.
Interní kód: FitOptiVis Stereo Demo ; 2018
Technické parametry: Demonstrace zpracování Stereo videa ze dvou Vita 2000 video sensorů s rozlišením 1920x1080p60. Sloučený synchronizovaný video signál s pravým a levým obrazem vedle sebe s rozlišením 3840x1080p30 (2x Full HD, half FPS), který je odesílán po HDMI 1.4 rozhranní. Demonstrátor dále provádí odhad vzdálenosti předmětů ze stereo video vstupu v reálném čase. Odhad provádí pomocí HW akcelerované verze “stereoPipeline” algoritmu z xfOpenCV C++ knihovny.
Ekonomické parametry: Kalibrace pomocí obrazce s šachovnicí se zobrazením detekovaného obrazce. Výpočet zkreslení daného vlastnostmi video sensorů a použité optiky. Konverze stereo video vstupu kompenzující detekované zkreslení před vlastním odhad vzdálenosti předmětů ze stereo video vstupu v reálném čase. Odhad provádí pomocí HW akcelerované verze “stereoPipeline” algoritmu z xfOpenCV C++ knihovny. Akcelerace do HW využívá Xilinx SDSoC překladač pro převod C++ algoritmu do programovatelné logiky obvodu Zynq.
Grant CEP: GA MŠMT 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: video processing * HW acceleration * Zynq * SDSoC
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=stereo-demo
Trvalý link: http://hdl.handle.net/11104/0298852