Výsledky vyhledávání
- 1.0547106 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
STM32H753 Terminal with Zynq Ultrascale+ Accelerator.
Interní kód: TS82fp03x8_TE0706_TERMINAL ; 2021
Technické parametry: Popis, návod pro instalaci, instalační soubory pro Linux terminál. Technické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displejem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. Terminál provádí výpočty v plovoucí řádové čárce na Zynq modulu. HW akcelerace výpočtů může být implementována v programové logice obvodu Zynq.
Ekonomické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. V doprovodné zprávě je popsán proces konfigurace jádra Linuxu pro práci s akcelerátorem s HW podporou pro přenos dat vygenerovanou v překladači Xilinx SDCoC.
Grant CEP: GA MŠMT 8A18001
Klíčová slova: microcontroller * Xilinx Zynq UltraScale+ * Floating- point HW acceleration
Obor OECD: Computer hardware and architecture
https://zs.utia.cas.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_2x1_ila_te0706_zu3cg
Trvalý link: http://hdl.handle.net/11104/0323443 - 2.0547105 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
STM32H753 Terminal with TE0723 03 07S 1C Accelerator HW Data Movers.
Interní kód: TS82fp01x8_TE0723_TERMINAL_xc7z07s ; 2021
Technické parametry: Instalační SW balíček dokumentuje a automatizuje instalaci datového propojení mezi procesorem a programovatelnou logikou obvodu Zynq zc07s na desce Trenz Electronic TE0726-O7s-03M s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch.
Ekonomické parametry: Instalační SW balíček slouží ke konfiguraci a kompilaci systému Linux s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch. Systém dovoluje integraci datového propojení mezi procesorem a programovatelnou logikou na stejném obvodu. Zařízení je implementováno na desce Trenz Electronic TE0726-07s-03M s obvodem Zynq zc7z07s, který obsahuje jedno-jádrový procesor ARM A9 a programovatelnou logiku. Generované HW “data movers” autonomně kopírují vektor dat s šířkou AXI-stream sběrnice 32bitů z DDR3 do DDR3 paměti procesoru.
Grant CEP: GA MŠMT 8A18001
Klíčová slova: microcontroller * Xilinx Zynq * STM32H7 * Floating- point HW acceleration
Obor OECD: Computer hardware and architecture
https://zs.utia.cas.cz/index.php?ids=results&id=7z07s
Trvalý link: http://hdl.handle.net/11104/0323435 - 3.0524269 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
FP01x8 Accelerator on TE0726-03M.
Interní kód: te0726_fp01x8 ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce pro obvod Zynq ZC010 na desce TE0726 ZynqBerry.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A9 procesorem na obvodu ZC010 na desce TE0726 ZynqBerry s operačním systémem Debian.
Grant CEP: GA MŠMT 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0726_fp01x8
Trvalý link: http://hdl.handle.net/11104/0308764 - 4.0524268 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Two serial connected evaluation versions of FP03x8 accelerators for TE0820-03-4EV-1E module on TE0701-06 carrier board.
Interní kód: te0820_fp03x8x2s ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce spolu s HW pro video vstup a video výstup 1080p60 pro Zynq Ultrascale+ obvod ZCU04-EV na průmyslovém modulu TE0820.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A53 procesorem na obvodu ZCU09-EG na průmyslovém modulu TE0820 a základové desce TE0701 s operačním systémem Debian.
Grant CEP: GA MŠMT(XE) 8A18013
GRANT EU: European Commission(XE) 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0820_fp03x8x2s
Trvalý link: http://hdl.handle.net/11104/0308765 - 5.0480100 - ÚTIA 2018 RIV CZ eng L4 - Software
Kadlec, Jiří - Likhonina, Raissa
Adaptive RLS Algorithms Reference Implementations.
Interní kód: dsp_1_6 ; 2017
Technické parametry: Algoritmy RLS s exponenciálním nebo směrovým zapomínáním implementované ve čtyřech aritmetikách s různou přesností a spotřebou.
Ekonomické parametry: Software porovnává speciální implementace adaptivních algoritmů identifikace stochastických systémů. Jde o implementace v dvojnásobné přesnosti, jednoduché přesnosti, logaritmické aritmetice 19 a 32bit a celočíselné aritmetice 14bit.
Grant CEP: GA MŠMT(CZ) 8A17006
Klíčová slova: RLS Algorithms * adaptive identification * logarithmic * fixed-point and single-precision floating-point arithmetics
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=dsp_1_6
Trvalý link: http://hdl.handle.net/11104/0276767 - 6.0462868 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Asymmetric Multiprocessing with MicroBlaze, EdkDSP Accelerator and Toshiba Sensor Video for Automotive grade Zynq on TE0720-03-1QF SoM on TE0701-05 Carrier.
Interní kód: t20q1tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq Automotive XA7020-1Q s výstupem na Full HD HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Rozlišení 1920x1080p60. Výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Automotive Zynq processor.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: ARM processor Zynq * floating point accelerator * motion detection video processing
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20q1tm1
Trvalý link: http://hdl.handle.net/11104/0262365 - 7.0462863 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Asymmetric Multiprocessing with MicroBlaze, EdkDSP Accelerator and Toshiba Sensor Video Processing for low cost Zynq on TE0720-03-1CF SoM on TE0701-05 Carrier.
Interní kód: t20c1tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-1C (commercial grade) s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1920x1080p60, výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Jde o cenově optimalizovaný čip ZC7020-1C (komerční grade) vhodný pro teploty 0 až 85 stupňů C.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating point accelerator * ARM processor Zynq * video processing in Full HD
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20c1tm1
Trvalý link: http://hdl.handle.net/11104/0262364 - 8.0461502 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Python 1300 Sensor Video Processing in HW with EdkDSP 8xSIMD Accelerator for TE0720-03-2IF SoM on TE0701-05 Carrier.
Interní kód: t20i2pm2 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Python 1300 s rozlišením 1280x1024p60 v obvodu Zynq ZC7020-2I s výstupem na HDMI monitor spolu s paralelním programovatelným akcelerátorem výpočtu v plovoucí řádové čárce EdkDSP.
Ekonomické parametry: Vstupem je video sensor Python 1300. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu s akcelerací 3x až 20x při paralelním běhu akcelerátoru EdkDSP s výkonem 1.1 GFLOPs. Rozlišení 1280x1024p60, výstup HDMI.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: video processing accelerator * floating-point accelerator * Zynq System-on-Module
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2pm2
Trvalý link: http://hdl.handle.net/11104/0261351 - 9.0460745 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Zynq Platform with UTIA EdkDSP Accelerator and Toshiba Sensor Video Processing in HW for TE0720-03-2IF SoM on TE0701-05 Carrier.
Interní kód: t20i2tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-2I s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1920x1080p60, výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP.
Grant CEP: GA MŠMT 7H14007
Klíčová slova: floating point accelerator * ARM processor Zynq * video processing in Full HD
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2tm1
Trvalý link: http://hdl.handle.net/11104/0261353 - 10.0451807 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
EdkDSP Accelerator IP Evaluation in Vivado 2014.4 Artix7 AC701 board.
Interní kód: Utia_EdkDSP_Vivado_2014_4_AC701 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA na desce AC701 s výkonem až 10 GFLOP/s.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA spolu s 1 Gb ethernetem pro aplikace v internetu věcí.
Grant CEP: GA MŠMT 7H14007
Institucionální podpora: RVO:67985556
Klíčová slova: FPGA * floating-point accelerator * ethernet * Internet of Things
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2014_4_AC701
Trvalý link: http://hdl.handle.net/11104/0253189