Výsledky vyhledávání
- 1.0543797 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Eight FP03x8 accelerators for TE0808-09-EG-ES1 module on TEBF0808 carrier board.
Interní kód: zu09_eg_1i_es1_2GB_fp03x8_4x2_ev_deb_rel ; 2021
Technické parametry: Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na osmi SIMD HW akcelerátorech programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 16 GFLOP/s.
Ekonomické parametry: Linux systém s jádrem Petalinux 2017.4 operačního systému a souborovým systémem Debian Stretch na obvodu Zynq Ultrascale+. Systém dokumentuje integraci osmi 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TEBF0808 a průmyslovém výpočetním modulu Trenz Electronic TE0808-09-EG-ES1 s obvodem Zynq Ultrascale+ xczu9eg-ffvc900-1-i-es1.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=TS74fp03x8
Trvalý link: http://hdl.handle.net/11104/0320982 - 2.0543794 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
DTRiMC tool for TE0820-03-4EV-1E module on TE0701-06 carrier board.
Interní kód: TS82fp03x8_TE0701_DTRiMC_zu4ev ; 2021
Technické parametry: SW balíček automatizuje instalaci systému se základovou deskou Trenz TE0701, s výpočetním modulem TE0820-03-4EV-1E, s jádrem Petalinux 2018.2 operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na dvojici SIMD HW akcelerátorů programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 5 GFLOP/s. Paralelně s těmito akcelerovanými výpočty systém podporuje zpracování HDMI video vstupu s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů nakompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače a grafický HDMI výstup zpracovaného videa se stejným rozlišením. Balíček obsahuje HW akcelerovaný algoritmus Sobel filter pro detekci hran v černobílém videu. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0820-02-02EG-1E, TE0820-02-02EG-1E3, TE0820-02-02CG-1E, TE0820-02-03EG-1E, TE0820-02-03EG-1E3, TE0820-02-03CG-1E, TE0820-02-02EG-1EA, TE0820-02-02EG-1EL, TE0820-02-02CG-1EA, TE0820-02-03EG-1EA, TE0820-02-03EG-1EL, TE0820-02-03CG-1EA, TE0820-02-04CG-1EA, TE0820-03-04EV-1EA, TE0820-03-02CG-1EA, TE0820-03-02EG-1EA, TE0820-03-02EG-1EL, TE0820-03-03CG-1EA, TE0820-03-04CG-1EA, TE0820-03-03EG-1EA, TE0820-03-03EG-1EL, TE0820-03-2AI21FA, TE0820-03-2BE21FL, TE0820-03-3AI210A, TE0820-03-3BE21FA, TE0820-03-3BE21FL, TE0820-03-02CG-1ED, TE0820-03-2AE21FA, TE0820-03-2BE21FA, TE0820-03-3AE21FA, TE0820-03-3AI21FA, TE0820-03-4AE21FA, TE0820-03-4DE21FA, TE0820-03-4DI21FA.
Ekonomické parametry: SW balíček DTRiMC slouží ke konfiguraci a kompilaci Linux systému s jádrem Petalinux 2018.2 operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci dvou 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TE0701 a průmyslovém výpočetním modulu Trenz Electronic TE0820-03-4EV-1E s obvodem Zynq Ultrascale+ xczu4ev-sfvc784-1-e se čtyřmi jádry procesoru ARM A53. Systém podporuje HDMI video vstup s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů kompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače. Systém dále podporuje dva HDMI video výstupy s rozlišením Full HD 60 FPS pro výstup zpracovaného videa a pro zobrazení grafické uživatelské plochy systému Debian.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu4ev
Trvalý link: http://hdl.handle.net/11104/0320984 - 3.0543792 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
DTRiMC tool for TE0820-02-3CG-1E module on TE0701-06 carrier board.
Interní kód: TS82fp03x8_TE0701_DTRiMC_zu3cg ; 2021
Technické parametry: DTRiMC SW balíček automatizuje instalaci systému se základovou deskou Trenz TE0701, s výpočetním modulem TE0820-02-3CG-1E, s jádrem Petalinux 2018.2 operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností FP32 na dvojici SIMD HW akcelerátorů programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 5 GFLOP/s. Paralelně s těmito akcelerovanými výpočty systém podporuje zpracování HDMI video vstupu s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů kompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače a grafický HDMI výstup zpracovaného videa se stejným rozlišením. Balíček obsahuje HW akcelerovaný algoritmus Sobel filter pro detekci hran v černobílém videu. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0820-02-02EG-1E, TE0820-02-02EG-1E3, TE0820-02-02CG-1E, TE0820-02-03EG-1E, TE0820-02-03EG-1E3, TE0820-02-03CG-1E, TE0820-02-02EG-1EA, TE0820-02-02EG-1EL, TE0820-02-02CG-1EA, TE0820-02-03EG-1EA, TE0820-02-03EG-1EL, TE0820-02-03CG-1EA, TE0820-02-04CG-1EA, TE0820-03-03CG-1E, TE0820-03-02CG-1EA, TE0820-03-02EG-1EA, TE0820-03-02EG-1EL, TE0820-03-03CG-1EA, TE0820-03-04CG-1EA, TE0820-03-03EG-1EA, TE0820-03-03EG-1EL, TE0820-03-2AI21FA, TE0820-03-2BE21FL, TE0820-03-3AI210A, TE0820-03-3BE21FA, TE0820-03-3BE21FL, TE0820-03-02CG-1ED, TE0820-03-2AE21FA, TE0820-03-2BE21FA, TE0820-03-3AE21FA, TE0820-03-3AI21FA, TE0820-03-4AE21FA, TE0820-03-4DE21FA, TE0820-03-4DI21FA
Ekonomické parametry: DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci dvou 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TE0701 a průmyslovém výpočetním modulu Trenz Electronic TE0820-02-3CG-1E s obvodem Zynq Ultrascale+ xczu3cg-sfvc784-1-e s dvěma jádry procesoru ARM A53. Systém podporuje HDMI video vstup s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů nakompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače. Systém dále podporuje dva HDMI video výstupy s rozlišením Full HD 60 FPS pro výstup zpracovaného videa a pro zobrazení grafické uživatelské plochy systému Debian.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu3cg
Trvalý link: http://hdl.handle.net/11104/0320985 - 4.0543790 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
DTRiMC tool for TE0808-15-EG-1EE module on TEBF0808 carrier board.
Interní kód: TS82fp03x8_TEBF0808_DTRiMC_zu15eg ; 2021
Technické parametry: DTRiMC SW balíček automatizuje instalaci systému se základovou deskou Trenz TEBF0808 s výpočetním modulem TE0808-09EG-ES1 s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností FP32 na osmi SIMD HW akcelerátorech programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 19 GFLOP/s. Paralelně s těmito akcelerovanými výpočty systém podporuje zpracování HDMI video vstupu s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů kompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače a grafický HDMI výstup zpracovaného videa se stejným rozlišením. Balíček obsahuje systém s HW akcelerovaným algoritmem LK Dense Optical Flow pro výpočet gradientu (rychlosti a směru) pohybu vůči pozadí pro každý pixel a drohý systém s HW akcelerovaným algoritmem pro detekci hran v černobílém videu. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0808-ES2, TE0808-2ES2, TE0808-04-09EG-1EA, TE0808-04-09EG-1EB, TE0808-04-09EG-1ED, TE0808-04-09EG-2IB, TE0808-04-15EG-1EE, TE0808-04-09EG-1EE, TE0808-04-09EG-1EL, TE0808-04-09EG-2IE, TE0808-04-15EG-1EE, TE0808-04-06EG-1EE, TE0808-04-06EG-1E3, TE0808-04-9GI21-A, TE0808-04-9BE21-A, TE0808-04-6BE21-L, TE0808-04-6BE21-A, TE0808-04-9BE21-L, TE0808-04-BBE21-A.
Ekonomické parametry: DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci osmi 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TEBF0808 a průmyslovým výpočetním modulem Trenz Electronic TE0808-04-15EG-1EE s obvodem Zynq Ultrascale+ xczu15eg-ffvc900-1-e. Systém podporuje HDMI video vstup s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů kompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače. Systém dále podporuje HDMI video výstup s rozlišením Full HD 60 FPS a Display Port video výstup s rozlišením Full HD 60 FPS pro zobrazení grafické uživatelské plochy systému Debian.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0808_fp03x8_4x2_ila_mulf64_DTRiMC
Trvalý link: http://hdl.handle.net/11104/0320986 - 5.0543785 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Likhonina, Raissa
DTRiMC tool for TE0726-03M board.
Interní kód: TS82fp01x8_TE0726_DTRiMC_xc7z10 ; 2021
Technické parametry: DTRiMC SW balíček automatizuje instalaci výpočetního systému na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010 s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností FP32 na jednom SIMD HW akcelerátoru programovatelném z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 1.2 GFLOP/s. S ohledem na omezenou velikost obvodu implementovaný HW akcelerátor nepodporuje vektorové FP32 dělení.
Ekonomické parametry: DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch. Systém dovoluje integraci jednoho 8xSIMD HW akcelerátoru. Zařízení je implementováno na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010, který obsahuje dvoujádrový procesor ARM A9 a programovatelnou logiku.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_fp01x8_ila_DTRiMC
Trvalý link: http://hdl.handle.net/11104/0320987 - 6.0543781 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Likhonina, Raissa
DTRiMC tool for TE0808-09-EG-ES1 module on TEBF0808 carrier board.
Interní kód: TS74fp03x8_TEBF0808_DTRiMC_zu9es1 ; 2021
Technické parametry: DTRiMC SW balíček automatizuje instalaci systému se základovou deskou Trenz TEBF0808 a TE0808-09EG-ES1 s výpočetním modulem s Petalinux 2017.4 jádrem operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na osmi SIMD HW akcelerátorech programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 16 GFLOP/s. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0808-ES1, TE0808-ES2, TE0808-2ES2, TE0808-04-09EG-1EA, TE0808-04-09EG-1EB, TE0808-04-09EG-1ED, TE0808-04-09EG-2IB, TE0808-04-15EG-1EB, TE0808-04-09EG-1EE, TE0808-04-09EG-1EL, TE0808-04-09EG-2IE, TE0808-04-15EG-1EE, TE0808-04-06EG-1EE, TE0808-04-06EG-1E3.
Ekonomické parametry: DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2017.4 jádrem operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci osmi 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TEBF0808 a průmyslovým výpočetním modulem Trenz Electronic TE0808-09-EG-ES1 s obvodem Zynq Ultrascale+ xczu9eg-ffvc900-1-i-es1.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2017_4_te0808_fp03x8_4x2_ila_mulf64_DTRiMC
Trvalý link: http://hdl.handle.net/11104/0320988 - 7.0524287 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kohout, Lukáš
eMMC AXIS Controller Interfacing MTFC32GJWDQ-4M 32 GB Memory on Xilinx KC705 Board.
Interní kód: IDEAS emmc-axis-v1-doc-src-kc705 ; 2015
Technické parametry: Demonstrátor HW připojení eMMC pamětí ke integrovanému obvodu Xilinx FPGA Kintex. Určeno pro kartu KC705 s eMMC pamětmi na FMC adaptéru, který byl navržen a realizován v ÚTIA. Jsou zaznamenávána a následně čtena video data.
Ekonomické parametry: Demonstrátor HW připojení eMMC pamětí k integrovanému obvodu Kintex. Umožňuje zapisovat a číst pomocí DMA přenosů. HW IP je licencovatelné v ÚTIA.
Grant CEP: GA MŠMT(CZ) 7H12004
Institucionální podpora: RVO:67985556
Klíčová slova: eMMC memory * chip DMA transfer * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=emmc-axis-v1-doc-src-kc705
Trvalý link: http://hdl.handle.net/11104/0308762 - 8.0524286 - ÚTIA 2021 CZ eng L - Prototyp, funkční vzorek
Kohout, Lukáš
eMMC AXIS Controller Interfacing MTFC32GJWDQ-4M 32 GB Memory on Xilinx ZC702 Board.
Interní kód: IDEAS emmc-axis-v1-doc-src-zc702 ; 2015
Technické parametry: Demonstrátor HW připojení eMMC pamětí k integrovanému obvodu Zynq. Určeno pro kartu ZC702 s eMMC pamětmi na FMC adaptéru, který byl navržen a realizován v ÚTIA. Jsou zaznamenávána a následně čtena video data.
Ekonomické parametry: Demonstrátor HW připojení eMMC pamětí k integrovanému obvodu Zynq. Umožňuje zapisovat a číst pomocí DMA přenosů. HW IP je licencovatelné v ÚTIA.
Grant CEP: GA MŠMT(CZ) 7H12004
Institucionální podpora: RVO:67985556
Klíčová slova: eMMC memory * chip DMA transfer * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=emmc-axis-v1-doc-src-zc702
Trvalý link: http://hdl.handle.net/11104/0308763 - 9.0524269 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
FP01x8 Accelerator on TE0726-03M.
Interní kód: te0726_fp01x8 ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce pro obvod Zynq ZC010 na desce TE0726 ZynqBerry.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A9 procesorem na obvodu ZC010 na desce TE0726 ZynqBerry s operačním systémem Debian.
Grant CEP: GA MŠMT 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0726_fp01x8
Trvalý link: http://hdl.handle.net/11104/0308764 - 10.0524268 - ÚTIA 2021 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Two serial connected evaluation versions of FP03x8 accelerators for TE0820-03-4EV-1E module on TE0701-06 carrier board.
Interní kód: te0820_fp03x8x2s ; 2019
Technické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce spolu s HW pro video vstup a video výstup 1080p60 pro Zynq Ultrascale+ obvod ZCU04-EV na průmyslovém modulu TE0820.
Ekonomické parametry: Demonstrátor HW akcelerátoru výpočtu v plovoucí řádové čárce zrychluje 2.5x ve srovnání s ARM A53 procesorem na obvodu ZCU09-EG na průmyslovém modulu TE0820 a základové desce TE0701 s operačním systémem Debian.
Grant CEP: GA MŠMT(XE) 8A18013
GRANT EU: European Commission(XE) 8A18013
Institucionální podpora: RVO:67985556
Klíčová slova: HW acceleration * floating-point arithmetic * system-on-chip
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=te0820_fp03x8x2s
Trvalý link: http://hdl.handle.net/11104/0308765