Výsledky vyhledávání

0494043 - ÚT 2019 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Valouch, Viktor - Šimek, Petr - Škramlík, Jiří
Experimental investigation of fault tolerant converter connected to unbalanced grid.
19th International Scientific Conference on Electric Power Engineering (EPE). Brno: Brno University of Technology, 2018 - (Radil, L.; Macháček, J.; Morávek, J.), s. 250-255. ISBN 978-1-5386-4611-3.
[International Scientific Conference on Electric Power Engineering (EPE) /19./. Brno (CZ), 16.05.2018-18.05.2018]
Institucionální podpora: RVO:61388998
Klíčová slova: grid-connected converter * fault identification and localization * reconfiguration
Obor OECD: Electrical and electronic engineering
Trvalý link: http://hdl.handle.net/11104/0290066

0443453 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk
Dynamic Programmable Logic Reconfiguration for Zynq.
Interní kód: plreconf ; 2015
Technické parametry: libovolny počet bitstreamů ze SD karty
Ekonomické parametry: zvýšení funkční hustoty v FPGA obvodu
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * dynamic reconfiguration * programmable logic
Kód oboru RIV: IN - Informatika
http://sp.utia.cz/index.php?ids=results&id=plreconf
Trvalý link: http://hdl.handle.net/11104/0247495

0411373 - UTIA-B 20050103 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
Daněk, Martin - Heřmánek, Antonín - Honzík, Petr - Kadlec, Jiří - Matoušek, Rudolf - Pohl, Zdeněk
GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs.
[GIN - záznamník pro slepce: Příklad využití dynamické rekonfigurace na FPGA.]
Ghent: HiPEAC Network of Excellence, 2005. ISBN 90-382-0802-2. In: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems. - (Bosschere, K.), s. 15-18
[ACACES 2005. L'Aquila (IT), 26.07.2005]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131455

0411311 - UTIA-B 20050039 RIV HU eng C - Konferenční příspěvek (zahraniční konf.)
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs.
[Dynamická rekonfigurace v FPGA systémech na jednom čipu.]
Sopron: University of West Hungary, 2005. ISBN 963-9364-48-7. In: Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems. - (Takách, G.; Hlawiczka, A.; Sziraj, J.), s. 129-136
[IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./. Sopron (HU), 13.04.2005-16.04.2005]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * dynamic reconfiguration
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131394

0411299 - UTIA-B 20050027 US eng A - Abstrakt
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs. Abstract.
[Dynamická rekonfigurace v SoC návrzích založených na FPGA obvodech. Abstrakt.]
Monterey: ACM, 2005. ISBN 1-59593-029-9. FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays. - (Schmidt, H.; Wilton, S.). s. 274
[FPGA 2005 /13./. 20.02.2005-22.02.2005, Monterey]
Grant CEP: GA ČR GA102/04/2137
Grant ostatní: IST FP5(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131382