Výsledky vyhledávání

0429947 - ÚTIA 2015 RIV US eng M - Část monografie knihy
Bartosinski, Roman - Daněk, Martin - Kafka, Leoš - Kohout, Lukáš - Sýkora, Jaroslav
The Architecture and the Technology Characterization of an FPGA-Based Customizable Application-Specific Vector Coprocessor (ASVP).
Smart Multicore Embedded Systems. New York: Springer, 2014 - (Massimo, T.; Bertels, K.; Karlsson, S.; Pacull, F.), s. 45-77. ISBN 978-1-4614-8799-9
Grant CEP: GA MŠMT(CZ) 7H10001
Klíčová slova: custom accelerators * vector processing * FPGA * DSP
Kód oboru RIV: JC - Počítačový hardware a software
http://link.springer.com/chapter/10.1007/978-1-4614-8800-2_4
Trvalý link: http://hdl.handle.net/11104/0235497

0410916 - UTIA-B 20020130 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Albu, F. - Kadlec, Jiří - Coleman, N. - Fagan, A.
Pipelined implementations of the A Priory Error-Feedback LSL algorithm using logarithmic arithmetic.
Orlando: IEEE, 2002. ISBN 0-7803-7403-7. In: Proceedings of the IEEE International Conference on Acoustics, Speech and Signal Processing., s. 2681-2684
[ICASSP 2002. Orlando (US), 13.05.2002-17.05.2002]
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: LNS, DSP, FPGA * floating-point * logarithmic arithmetic
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131003

0410867 - UTIA-B 20020081 RIV DE eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Tichý, Milan - Pohl, Zdeněk - Kadlec, Jiří - Softley, C.
Logarithmic number system and floating-point arithmetics on FPGA.
Berlin: Springer, 2002. Lecture Notes in Computer Science., 2438. ISBN 3-540-44108-5. In: Field-Programmable Logic and Applications: Reconfigurable Computing Is Going Mainstream. - (Glesner, M.; Zipf, P.; Renovell, M.), s. 627-636
[International Conference FPL 2002 /12./. Montpellier (FR), 02.09.2002-04.09.2002]
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: LNS, DSP, QRD * FPGA, HSLA, FPU
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130954

0380442 - ÚTIA 2013 RIV TR eng C - Konferenční příspěvek (zahraniční konf.)
Sýkora, Jaroslav - Bartosinski, Roman - Kohout, Lukáš - Daněk, Martin - Honzík, P.
Reducing Instruction Issue Overheads in Application-Specific Vector Processors.
Proceedings of the 15th Euromicro Conference on Digital System Design, DSD 2012. Izmir: Conference Publishing Services, 2012 - (Niar, S.), s. 600-607. ISBN 978-0-7695-4798-5.
[15th Euromicro Conference on Digital System Design. Cesme (TR), 05.09.2012-08.09.2012]
Grant CEP: GA MŠMT(CZ) 7H10001
Grant ostatní: Commission EU(XE) Artemis JU 100230
Klíčová slova: custom accelerators * vector processing * FPGA * DSP
Kód oboru RIV: JC - Počítačový hardware a software
http://library.utia.cas.cz/separaty/2012/ZS/sykora-reducing instruction issue overheads in application-specific vector processors.pdf
Trvalý link: http://hdl.handle.net/11104/0211153

0341115 - ÚTIA 2011 RIV US eng J - Článek v odborném periodiku
Tichý, Milan - Schier, Jan - Gregg, D.
GSFAP Adaptive Filtering Using Log Arithmetic for Resource-Constrained Embedded Systems.
ACM Transactions on Embedded Computing Systems. Roč. 9, č. 3 (2010), s. 1-31. ISSN 1539-9087. E-ISSN 1558-3465
Grant CEP: GA MŠMT 7H09005
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * DSP * logarithmic arithmetic * affine projection
Kód oboru RIV: BD - Teorie informace
Impakt faktor: 1.057, rok: 2010
http://library.utia.cas.cz/separaty/2010/ZS/tichy-0341115.pdf
Trvalý link: http://hdl.handle.net/11104/0184199