Výsledky vyhledávání

0471580 - ÚTIA 2018 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD Video Processing in HW with three EdkDSP 8xSIMD Accelerators for TE0715-30-1 SoM on EMC2-DP-V2 Carrier.
Interní kód: s30i1hm4 ; 2017
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu PC104. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu PC 104. Je implementován akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP. Je dosaženo až 35ti násobného zrychlení oproti optimalizovanému SW na procesoru ARM.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * PC 104 standard
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=s30i1hm4
Trvalý link: http://hdl.handle.net/11104/0270854

0462863 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Asymmetric Multiprocessing with MicroBlaze, EdkDSP Accelerator and Toshiba Sensor Video Processing for low cost Zynq on TE0720-03-1CF SoM on TE0701-05 Carrier.
Interní kód: t20c1tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-1C (commercial grade) s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1920x1080p60, výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Jde o cenově optimalizovaný čip ZC7020-1C (komerční grade) vhodný pro teploty 0 až 85 stupňů C.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating point accelerator * ARM processor Zynq * video processing in Full HD
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20c1tm1
Trvalý link: http://hdl.handle.net/11104/0262364

0462857 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0715-03-30-1I and Sundance EMC2-DP-V2 Platform.
Interní kód: s30i1h1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu PC104.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu PC 104. Je implementová akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Je dosaženo 50ti násobného zrychlení oproti optimalizovanému SW na procesor ARM.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * PC 104 standard
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=s30i1h1
Trvalý link: http://hdl.handle.net/11104/0262362

0451496 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Evaluation of Asymmetric Multiprocessing for Zynq System-on-Modules TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF with Carrier Board TE0701-05.
Interní kód: Emc2_amp_on_zynq_trenz_2015_2 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na modulech Zynq v režimu asymetrického multiprocesingu procesorů ARM a MicroBlaze.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na Zynq modulech TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF na desce TE0701-05.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * floating-point accelerator * asymmetric multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=emc2_amp_on_zynq_trenz_2015_2
Trvalý link: http://hdl.handle.net/11104/0252656

0443453 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk
Dynamic Programmable Logic Reconfiguration for Zynq.
Interní kód: plreconf ; 2015
Technické parametry: libovolny počet bitstreamů ze SD karty
Ekonomické parametry: zvýšení funkční hustoty v FPGA obvodu
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * dynamic reconfiguration * programmable logic
Kód oboru RIV: IN - Informatika
http://sp.utia.cz/index.php?ids=results&id=plreconf
Trvalý link: http://hdl.handle.net/11104/0247495