Výsledky vyhledávání
- 1.0365674 - ÚTIA 2012 RIV DE eng C - Konferenční příspěvek (zahraniční konf.)
Schier, Jan - Kovář, Bohumil - Kočárek, E. - Kuneš, Michal
Image Processing for Automated Analysis of the Fluorescence In-Situ Hybridization (FISH) Microscopic Images.
Convergence and Hybrid Information Technology. Berlin Heidelberg: Springer-Verlag, 2011, s. 622-633. Lecture Notes in Computer Science. ISBN 978-3-642-24081-2.
[5th International Conference, ICHIT 2011. Daejeon (KR), 22.09.2011-24.09.2011]
Grant CEP: GA TA ČR TA01010931
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: fluorescence in-situ hybridization * image processing * image segmentation
Kód oboru RIV: IN - Informatika
http://library.utia.cas.cz/separaty/2011/ZS/shier-image processing for automated analysis of the fluorescence in-situ hybridization (fish) microscopic images.pdf
Trvalý link: http://hdl.handle.net/11104/0200859 - 2.0346745 - ÚTIA 2011 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Heřmánek, Antonín - Kuneš, Michal - Tichý, Milan
Reducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique.
Proceedings of the International Conference on Field Programmable Logic and Applications. Piscataway: IEEE, 2010, s. 336-339. ISBN 978-0-7695-4179-2.
[20th International Conference on Field Programmable Logic and Applications. Milano (IT), 31.08.2010-02.09.2010]
Grant CEP: GA MŠMT 7H09005
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * Clock Gating * Digital design * System on Chip * Multicore Embedded System * Power consumption
Kód oboru RIV: JA - Elektronika a optoelektronika, elektrotechnika
http://library.utia.cas.cz/separaty/2010/ZS/kunes-reducing power consumption of an embedded dsp platform through the clock-gating technique.pdf
Trvalý link: http://hdl.handle.net/11104/0187684 - 3.0049968 - ÚTIA 2010 RIV CA eng C - Konferenční příspěvek (zahraniční konf.)
Heřmánek, Antonín - Kuneš, Michal - Kvasnička, M.
Comuputation of Long Time Cross Ambiguity function using reconfigurable HW.
[Výpočet věrohodnostní funkce dlouhých řádů pomocí rekonfigurovatelného HW.]
Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology. Vancouver: IEEE, 2006, s. 1-5. ISBN 978-0-7803-9753-8; ISBN 0-7803-9754-1.
[IEEE International Symposium on Signal Processing and Information Technology. ISSPIT'06 /6./. Vancouver (CA), 27.08.2006-30.08.2006]
Grant CEP: GA MŠMT(CZ) 1M0567; GA MO(CZ) ONERA20030001
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: reconfigurable HW * cross ambiguity function * passive coherent location * VLSI * accelerator design
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0003803 - 4.0042480 - ÚTIA 2007 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Heřmánek, Antonín - Kuneš, Michal - Kvasnička, M.
Using Reconfigurable HW for High Dimensional CAF Computation.
[Použití rekonfigurovatelného HW pro výpočet věrohodnostní funkce velkých rozměrů.]
Proceeding 2006 International Conference on Field Programmable Logic and Applications. Danvers: Institute of Electrical and Electronic Engineering, 2006 - (Koch, A.; Leong, P.; Boemo, E.), s. 641-644. ISBN 1-4244-0312-X.
[International Conference on Field Programmable Logic and Applications. 2006. Madrid (ES), 28.08.2006-30.08.2006]
Grant CEP: GA MŠMT 1M0567; GA MO(CZ) ONERA20030001
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: radio location * CAF * PCL * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0135694