Výsledky vyhledávání
- 1.0411313 - UTIA-B 20050041 RIV HU eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Kubalík, P. - Kubátová, H. - Novák, O.
Fault classification for self-checking circuits implemented in FPGA.
[Klasifikace poruch pro samočinně kontrolované obvody.]
Sopron: University of West Hungary, 2005. ISBN 963-9364-48-7. In: Proceedings of the 8th IEEE Workshop on Design and Diagnostics of Electronics Circuits and Systems. - (Takách, G.; Hlawiczka, A.; Sziray, J.), s. 228-231
[IEEE Design and Diagnostics of Electronics Circuits and Systems Workshop /8./. Sopron (HU), 13.04.2005-16.04.2005]
Grant CEP: GA ČR GA102/04/2137
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: concurrent error detection * FPGA * ED codes
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131396 - 2.0376595 - ÚTIA 2013 RIV EE eng C - Konferenční příspěvek (zahraniční konf.)
Sýkora, Jaroslav - Kohout, Lukáš - Bartosinski, Roman - Kafka, Leoš - Daněk, Martin - Honzík, P.
The Architecture and the Technology Characterization of an FPGA-based Customizable Application-Specific Vector Processor.
Proceedings of the 2012 IEEE 15th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Tallinn, ESTONIA: IEEE, 2012 - (Raik, J.; Stopjaková, V.; Jenihhin, M.; Vierhaus, H., T.; Pleskacz, W.; Ubar, R.), s. 62-67. ISBN 978-1-4673-1185-4.
[2012 IEEE 15th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Tallinn (EE), 18.04.2012-20.04.2012]
Grant CEP: GA MŠMT(CZ) 7H10001
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: custom accelerators * vector processing * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
http://library.utia.cas.cz/separaty/2012/ZS/sykora-0376595.pdf
Trvalý link: http://hdl.handle.net/11104/0208954 - 3.0363714 - ÚTIA 2012 RIV FI eng C - Konferenční příspěvek (zahraniční konf.)
Sýkora, Jaroslav - Kafka, Leoš - Daněk, Martin - Kohout, Lukáš
Microthreading as a Novel Method for Close Coupling of Custom Hardware Accelerators to SVP Processors.
2011 14th Euromicro Conference on Digital System Design Architectures, Methods and Tools DSD 2011. Oulu, Finsko: IEEE Computer Society Conference Publishing Services, 2011 - (Kitsos, P.), s. 525-532. ISBN 978-0-7695-4494-6. ISSN N.
[14th Euromicro Conference on Digital System Design Architectures, Methods and Tools DSD 2011. Oulu (FI), 31.08.2011-02.09.2011]
Grant CEP: GA MŠMT 7E08013
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: microthreading * SVP concurrency model * UTLEON3 processor
Kód oboru RIV: JC - Počítačový hardware a software
http://library.utia.cas.cz/separaty/2011/ZS/sykora-microthreading as a novel method for close coupling of custom hardware accelerators to svp processors.pdf
Trvalý link: http://hdl.handle.net/11104/0199416 - 4.0357150 - ÚTIA 2011 RIV IT eng C - Konferenční příspěvek (zahraniční konf.)
Sýkora, Jaroslav - Kafka, Leoš - Daněk, Martin - Kohout, Lukáš
Analysis of Execution Efficiency in the Microthreaded Processor UTLEON3.
Architecture of Computing Systems - ARCS 2011. Berlin: Springer-Verlag Berlin Heidelberg, 2011 - (Berekovic, M.), s. 110-121. Lecture Notes in Computer Science - LNCS, 6566. ISBN 978-3-642-19136-7. ISSN 0302-9743.
[ARCS 2011. International Conference on Architecture of computing systems /24./. Camo (IT), 24.02.2011-25.02.2011]
Grant CEP: GA MŠMT 7E08013
Grant ostatní: European Commission(XE) FP7-ICT-215215
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Processor architectures * Multi-threading
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0195483 - 5.0342262 - ÚTIA 2011 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Daněk, Martin - Kafka, Leoš - Kohout, Lukáš - Sýkora, Jaroslav
Instruction Set Extensions for Multi-Threading in LEON3.
Proceedings of the13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Los Alamitos: IEEE, 2010, s. 237-242. ISBN 978-1-4244-6610-8.
[DDECS 2010 : 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Vídeň (AT), 14.04.2010-16.04.2010]
Grant CEP: GA MŠMT 7E08013
Grant ostatní: European Commission(BE) FP7-ICT-215216
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: multithreading * instruction set extensions * microthreading * LEON3 * SPARC * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
http://library.utia.cas.cz/separaty/2010/ZS/danek-instruction set extensions for multi-threading in leon3.pdf
Trvalý link: http://hdl.handle.net/11104/0185041 - 6.0306846 - ÚTIA 2008 RIV SK eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš
Analysis of Applicability of Partial Runtime Reconfiguration in Fault Emulator in Xilinx FPGAs.
[Analýza možností použití částečné dynamické rekonfigurace v emulátoru poruch v FPGA Xilinx.]
Proceedings 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Piscataway: IEEE, 2008 - (Straube, B.; Drutarovský, M.; Renovell, M.; Gramata, P.; Fischerová, M.), s. 178-181. CFP08DDE-PRT. ISBN 978-1-4244-2276-0.
[IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2008 /11./. Bratislava (SK), 16.04.2008-18.04.2008]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * partial runtime reconfiguration * fault emulation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0159755 - 7.0091798 - ÚTIA 2008 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Daněk, Martin - Novák, O.
Preservation of Circuit Structure and Timing during Fault Emulation in FPGA.
[Zachování struktury a časování obvodu při emulaci poruch pomocí FPGA.]
IP 07 IP Based Electronic System Conference & Exhibition Proceedings. Grenoble: EETimes Network, 2007 - (Saucier, G.; Nguyen, H.), s. 493-497
[IP 07 IP Based Electronic System Conference & Exhibition. Grenoble (FR), 05.12.2007-06.12.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation * runtime reconfiguration * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0152308 - 8.0090440 - ÚTIA 2008 RIV FI eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Daněk, Martin - Novák, O.
A Novel Emulation Technique that Preserves Circuit Structure and Timing.
[Nová emulační metoda, která zachovává strukturu a časování obvodu.]
International Symposium on System-on-Chip 2007 Proceedings. Tampere: IEEE, 2007 - (Nurmi, J.; Takala, J.; Vainio, O.), s. 15-18. ISBN 1-4244-1367-2.
[International Symposium on System-on-Chip 2007 /9./. Tampere (FI), 20.11.2007-21.11.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation * FPGA * ASIC
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0151329 - 9.0089519 - ÚTIA 2008 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš
A Novel Emulation Technique that Preserves Circuit Structure and Timing.
[Nová metoda emulace obvodu zachovávající strukturu a časování obvodu.]
Počítačové architektury a diagnostika 2007 Sborník příspěvků. Plzeň: Západočeská universita v Plzni, 2007 - (Vavřička, V.), s. 99-104. ISBN 978-80-7043-605-9.
[Počítačové architektury a diagnostika 2007. Srní (CZ), 17.09.2007-19.09.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0150707 - 10.0040206 - ÚTIA 2007 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Novák, O.
FPGA-based fault simulator.
[Simulátor chyb založený na programovatelném logickém obvodu.]
Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems. Prague: Czech Technical University, 2006 - (Reorda, M.; Novák, O.; Straube, B.), s. 274-278. ISBN 1-4244-0184-4.
[DDECS 2006. IEEE Design and Diagnostics of Electronic Circuits and Systems. Prague (CZ), 18.04.2006-21.04.2006]
Grant CEP: GA AV ČR 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: falut simulation * FPGA * reconfiguartion
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0134006