Výsledky vyhledávání

  1. 1.
    0571124 - ÚTIA 2024 RIV CZ eng L - Prototyp, funkční vzorek
    Kohout, Lukáš - Pohl, Zdeněk - Kadlec, Jiří
    Xilinx Vitis AI facedetect and resnet50 Demo on Trenz Electronic TE0802 02 with ZU2CG and 1 GB LPDD4.
    Interní kód: te0802_2cg_vitis_ai_resnet50 ; 2023
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci HW akcelerované aplikace detekce obličejů pro Trenz Electronic vývojovou desku TE0802.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Detekce obličejů je akcelerována jednou optimalizovanou Xilinx DPU (data processing unit) provádějící inferenci v neuronové síti, která je implementována v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky BRAM paměti a s distribuovanou pamětí v programovatelné logice. S připojenou USB kamerou systém zpracuje až 16 FPS. Výkon optimalizované DPU (bez SW předzpracování signálu z USB kamery) je pro tuto aplikaci až 80 FPS. Systém podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet nebo alternativně DisplayPort grafický výstup na monitor s X11 plochou. Dokument obsahuje návod a potřebné soubory pro konfiguraci a překlad neuronové sítě pro optimalizovanou DPU pro aplikaci detekce obličejů.
    Grant CEP: GA MŠk 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * Vitis AI 2.0 * AMD-Xilinx * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=te0802_2cg_vitis_ai_resnet50
    Trvalý link: https://hdl.handle.net/11104/0342451
     
     
  2. 2.
    0571123 - ÚTIA 2024 RIV CZ eng L - Prototyp, funkční vzorek
    Kohout, Lukáš - Pohl, Zdeněk - Kadlec, Jiří
    Xilinx Vitis AI facedetect Demo on Trenz Electronic TE0820 4EV SoM with TE0701 06 Carrier Board and Avnet HDMI In/Out FMC Card.
    Interní kód: te0820_4ev_vitis_ai_vcu ; 2023
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci celkem padesáti HW akcelerovaných aplikací AI inference pro rodinu Trenz Electronic modulů s HDMI video vstupem a HDMI video výstupem pomoci FMC modulu Imageon.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Vyžaduje Xilinx licenci. SW pracuje s knihovnami a drivery OpenCL, OpenCV4, XRT spolu s Vitis AI knihovnou a SW rozhraním VART. Aplikace jsou akcelerovány jednou Xilinx DPU (data processing unit) provádějící inferenci v různých neuronových sítích, které jsou implementovány v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky URAM paměti. Systém podporuje s HDMI video vstupem a HDMI video výstupem pomoci FMC modulu Imageon a podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet.
    Grant CEP: GA MŠk 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * AMD-Xilinx Vitis AI 2.0 * Zynq UltraScale+ * HDMI input * HDMI output
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=te0820_4ev_vitis_ai_vcu
    Trvalý link: https://hdl.handle.net/11104/0342452
     
     
  3. 3.
    0567364 - ÚTIA 2023 RIV CZ eng L - Prototyp, funkční vzorek
    Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
    Xilinx Vitis AI 'facedetect' Demo on Trenz Electronic board TE0808 SoM + TEBF0808 Carrier.
    Interní kód: facedetect ; 2022
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci HW akcelerované aplikace detekce obličejů pro rodinu Trenz Electronic modulů TE0808 s obvodem Zynq Ultrascale+ na základové desce TEBF0808.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Vyžaduje Xilinx licenci. Detekce obličejů je akcelerována jednou Xilinx DPU (data processing unit ), provádějící inferenci v neuronové síti, která je implementována v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky URAM paměti. Při vstupu z USB kamery systém zpracuje až 30 FPS. Výkon DPU (bez SW předzpracování signálu z USB kamery) je pro tuto aplikaci až 200 FPS. Systém podporuje DisplayPort grafický výstup na monitor s X11 plochou nebo alternativně podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet.
    Grant CEP: GA MŠk 8A21009
    GRANT EU: European Commission 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * Vitis AI 2.0 * AMD-Xilinx * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=facedetect
    Trvalý link: https://hdl.handle.net/11104/0339732
     
     
  4. 4.
    0567359 - ÚTIA 2023 RIV CZ eng L - Prototyp, funkční vzorek
    Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
    All VART Examples from Xilinx Vitis AI 2.0 for Trenz Electronic board TE0808 SoM + TEBF0808 Carrier.
    Interní kód: VART ; 2022
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci celkem padesáti HW akcelerovaných aplikací AI inference pro rodinu Trenz Electronic modulů TE0808 s obvodem Zynq Ultrascale+ na základové desce TEBF0808.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Vyžaduje Xilinx licenci. SW pracuje s knihovnami a drivery OpenCL, OpenCV4, XRT spolu s Vitis AI knihovnou a SW rozhraním VART. Aplikace jsou akcelerovány jednou Xilinx DPU (data processing unit ), provádějící inferenci v různých neuronových sítích, které jsou implementovány v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky URAM paměti. Systém podporuje vstup z USB kamery nebo ze souboru a DisplayPort grafický výstup na monitor s X11 plochou nebo alternativně podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet.
    Grant CEP: GA MŠk 8A21009
    GRANT EU: European Commission 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * AMD-Xilinx * Vitis AI 2.0 * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=VART
    Trvalý link: https://hdl.handle.net/11104/0339733
     
     
  5. 5.
    0567340 - ÚTIA 2023 RIV CZ eng L - Prototyp, funkční vzorek
    Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
    Testing all Samples from Xilinx Vitis AI Library 2.0 on Trenz Electronic board TE0808 SoM + TEBF0808 Carrier.
    Interní kód: vitis_ai_library_samples ; 2022
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci celkem padesáti HW akcelerovaných aplikací AI inference pro rodinu Trenz Electronic modulů TE0808 s obvodem Zynq Ultrascale+ na základové dece TEBF0808.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Vyžaduje Xilinx licenci. SW pracuje s knihovnami a drivery OpenCL, OpenCV4 a XRT. AI aplikace jsou akcelerovány jednou Xilinx DPU (data processing unit), provádějící inferenci v různých neuronových sítích, které jsou implementovány v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky URAM paměti. Systém podporuje vstup z USB kamery nebo ze souboru a DisplayPort grafický výstup na monitor s X11 plochou nebo alternativně podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet.
    Grant CEP: GA MŠk 8A21009
    GRANT EU: European Commission 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * Vitis AI 2.0 * AMD-Xilinx * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=vitis_ai_library_samples
    Trvalý link: https://hdl.handle.net/11104/0339734
     
     
  6. 6.
    0567330 - ÚTIA 2023 RIV CZ eng L - Prototyp, funkční vzorek
    Pohl, Zdeněk - Kohout, Lukáš - Kadlec, Jiří
    Xilinx Vitis AI ‘facedetect’ and ‘resnet50’ Demo on Trenz Electronic TE0821-01-2cg-4GB SoM + TE0706-3 Carrier.
    Interní kód: te0821_2cg_vitis_ai ; 2022
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci HW akcelerované aplikace detekce obličejů pro Trenz Electronic modul TE0821 s obvodem Zynq Ultrascale+ na základové dece TE0706.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Detekce obličejů je akcelerována jednou optimalizovanou Xilinx DPU (data processing unit ), provádějící inferenci v neuronové síti, která je implementována v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky BRAM paměti a s distribuovanou pamětí v programovatelné logice. S připojenou USB kamerou systém zpracuje až 16 FPS. Výkon optimalizované DPU (bez SW předzpracování signálu z USB kamery) je pro tuto aplikaci až 100 FPS. Systém podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet. Dokument obsahuje návod a potřebné soubory pro konfiguraci a překlad neuronové sítě pro optimalizovanou DPU pro aplikaci detekce obličejů.
    Grant CEP: GA MŠk 8A21009
    GRANT EU: European Commission 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * Vitis AI 2.0 * AMD-Xilinx * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=te0821_2cg_vitis_ai
    Trvalý link: https://hdl.handle.net/11104/0339735
     
     
  7. 7.
    0547106 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
    Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
    STM32H753 Terminal with Zynq Ultrascale+ Accelerator.
    Interní kód: TS82fp03x8_TE0706_TERMINAL ; 2021
    Technické parametry: Popis, návod pro instalaci, instalační soubory pro Linux terminál. Technické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displejem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. Terminál provádí výpočty v plovoucí řádové čárce na Zynq modulu. HW akcelerace výpočtů může být implementována v programové logice obvodu Zynq.
    Ekonomické parametry: HW demonstrátor akcelerátoru založeného na desce NUCLEO-STM32H753ZI s mikro-kontrolérem CM7, displayem Adafruit a rozšiřující deskou TE0706 s modulem TE0820 s obvodem Zynq Ultrascale+ ZU03-EG nebo ZU03-CG s prostředím Linux Debian a SW aplikací SciLab. V doprovodné zprávě je popsán proces konfigurace jádra Linuxu pro práci s akcelerátorem s HW podporou pro přenos dat vygenerovanou v překladači Xilinx SDCoC.
    Grant CEP: GA MŠk 8A18001
    Klíčová slova: microcontroller * Xilinx Zynq UltraScale+ * Floating- point HW acceleration
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_2x1_ila_te0706_zu3cg
    Trvalý link: http://hdl.handle.net/11104/0323443
     
     
  8. 8.
    0547105 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
    Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
    STM32H753 Terminal with TE0723 03 07S 1C Accelerator HW Data Movers.
    Interní kód: TS82fp01x8_TE0723_TERMINAL_xc7z07s ; 2021
    Technické parametry: Instalační SW balíček dokumentuje a automatizuje instalaci datového propojení mezi procesorem a programovatelnou logikou obvodu Zynq zc07s na desce Trenz Electronic TE0726-O7s-03M s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch.
    Ekonomické parametry: Instalační SW balíček slouží ke konfiguraci a kompilaci systému Linux s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch. Systém dovoluje integraci datového propojení mezi procesorem a programovatelnou logikou na stejném obvodu. Zařízení je implementováno na desce Trenz Electronic TE0726-07s-03M s obvodem Zynq zc7z07s, který obsahuje jedno-jádrový procesor ARM A9 a programovatelnou logiku. Generované HW “data movers” autonomně kopírují vektor dat s šířkou AXI-stream sběrnice 32bitů z DDR3 do DDR3 paměti procesoru.
    Grant CEP: GA MŠk 8A18001
    Klíčová slova: microcontroller * Xilinx Zynq * STM32H7 * Floating- point HW acceleration
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=7z07s
    Trvalý link: http://hdl.handle.net/11104/0323435
     
     
  9. 9.
    0547101 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
    Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš - Likhonina, Raissa
    Data Movers in DTRiMC tool for TE0726 03M 07S board.
    Interní kód: TS82fp01x8_TE0726_DTRiMC_xc7z07s ; 2021
    Technické parametry: SW balíček DTRiMC dokumentuje a automatizuje instalaci datového propojení mezi procesorem a programovatelnou logikou obvodu Zynq zc010 na desce Trenz Electronic TE0726-03M s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch.
    Ekonomické parametry: SW balíček DTRiMC slouží ke konfiguraci a kompilaci systému Linux s jádrem operačního systému Petalinux 2018.2 a souborovým systémem Debian Stretch. Systém dovoluje integraci datového propojení mezi procesorem a programovatelnou logikou na stejném obvodu. Zařízení je implementováno na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010, který obsahuje dvou-jádrový procesor ARM A9 a programovatelnou logiku. Generované HW “data movers” autonomně kopírují vektor dat s šířkou AXI-stream sběrnice 32bitů z DDR3 do DDR3 paměti procesoru.
    Grant CEP: GA MŠk 8A18013
    Klíčová slova: microcontroller * HW acceleration * Xilinx Zynq
    Obor OECD: Computer hardware and architecture
    http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_07s_ila_DTRiMC
    Trvalý link: http://hdl.handle.net/11104/0323436
     
     
  10. 10.
    0543797 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
    Kadlec, Jiří
    Eight FP03x8 accelerators for TE0808-09-EG-ES1 module on TEBF0808 carrier board.
    Interní kód: zu09_eg_1i_es1_2GB_fp03x8_4x2_ev_deb_rel ; 2021
    Technické parametry: Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na osmi SIMD HW akcelerátorech programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 16 GFLOP/s.
    Ekonomické parametry: Linux systém s jádrem Petalinux 2017.4 operačního systému a souborovým systémem Debian Stretch na obvodu Zynq Ultrascale+. Systém dokumentuje integraci osmi 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TEBF0808 a průmyslovém výpočetním modulu Trenz Electronic TE0808-09-EG-ES1 s obvodem Zynq Ultrascale+ xczu9eg-ffvc900-1-i-es1.
    Grant CEP: GA MŠk 8A18013
    Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
    Obor OECD: Computer hardware and architecture
    http://sp.utia.cz/index.php?ids=results&id=TS74fp03x8
    Trvalý link: http://hdl.handle.net/11104/0320982
     
     

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.