Výsledky vyhledávání
- 1.0410672 - UTIA-B 20010141 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Líčko, Miroslav - Pohl, Zdeněk - Matoušek, Rudolf - Heřmánek, Antonín
Tuning and implementation of DSP algorithms on FPGA.
Praha: VŠCHT, 2001. ISBN 80-7080-446-7. In: Sborník příspěvků 9.ročníku konference MATLAB 2001. - (Procházka, A.; Uhlíř, J.), s. 226-230
[MATLAB 2001 /9./. Praha (CZ), 11.10.2001]
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130760 - 2.0410671 - UTIA-B 20010140 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Heřmánek, Antonín - Kadlec, Jiří - Matoušek, Rudolf - Líčko, Miroslav - Pohl, Zdeněk
Pipelined logarithmic 32bit ALU for Celoxica DK1.
Praha: VŠCHT, 2001. ISBN 80-7080-446-7. In: Sborník příspěvků 9.ročníku konference MATLAB 2001. - (Procházka, A.; Uhlíř, J.), s. 72-80
[MATLAB 2001 /9./. Praha (CZ), 11.10.2001]
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130759 - 3.0410483 - UTIA-B 20000199 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Líčko, Miroslav - Matoušek, Rudolf - Heřmánek, Antonín
Alpha accelerator for RTW - Windows Target.
Praha: VŠCHT, 2000. ISBN 80-7080-401-7. In: Sborník příspěvků 8. ročníku konference MATLAB 2000., s. 197-201
[MATLAB 2000 /8./. Praha (CZ), 01.11.2000]
Grant ostatní: MŠMT(CZ) OK 317; MŠMT(CZ) OK 314; Commission EC(XE) ESPRIT 33544 HSLA
Program: OK; OK
Výzkumný záměr: AV0Z1075907
Trvalý link: http://hdl.handle.net/11104/0130572 - 4.0410481 - UTIA-B 20000197 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Heřmánek, Antonín - Matoušek, Rudolf - Líčko, Miroslav - Kadlec, Jiří
FPGA implementation of logarithmic unit.
Praha: VŠCHT, 2000. ISBN 80-7080-401-7. In: Sborník příspěvků 8. ročníku konference MATLAB 2000., s. 84-90
[MATLAB 2000 /8./. Praha (CZ), 01.11.2000]
Grant ostatní: MŠMT(CZ) OK 317; MŠMT(CZ) OK 314; Commission EC(XE) ESPRIT 33544 HSLA
Program: OK; OK
Výzkumný záměr: AV0Z1075907
Trvalý link: http://hdl.handle.net/11104/0130570 - 5.0098448 - ÚTIA 2008 RIV CZ cze K - Konferenční příspěvek (tuzemská konf.)
Kloub, Jan - Heřmánek, Antonín
Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu.
[Accelerator for Decoding Convolution and Reed-Solomon Code.]
Technical computing Prague 2007. 15th annual conference proceedings. Prague: Humusoft, 2007, s. 74-74. ISBN 978-80-7080-658-6.
[Technical computing Prague 2007. 15th annual conference. Praha (CZ), 14.11.2007-14.11.2007]
Grant CEP: GA AV ČR 1ET300750402; GA AV ČR 1ET100750408
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Viterbi * FPGA * Reed-Solomon * FEC * Decoding * Accelerator * Ethernet * RTDX
Kód oboru RIV: BC - Teorie a systémy řízení
Trvalý link: http://hdl.handle.net/11104/0157357