Výsledky vyhledávání

  1. 1.
    0410837 - UTIA-B 20020051 RIV GB eng J - Článek v odborném periodiku
    Kadlec, Jiří - Matoušek, Rudolf - Heřmánek, Antonín - Líčko, Miroslav - Tichý, Milan
    Lattice for FPGAs using logarithmic arithmetic.
    Electronic Engineering. Roč. 74, č. 906 (2002), s. 53-56. ISSN 0013-4902
    Grant ostatní: ESPRIT(XE) 33544
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: lattice Rls algorithm * FPGA * logarithmic arithmetic
    Kód oboru RIV: JC - Počítačový hardware a software
    Impakt faktor: 0.039, rok: 2002
    Trvalý link: http://hdl.handle.net/11104/0130924
     
     
  2. 2.
    0085961 - ÚTIA 2008 RIV US eng J - Článek v odborném periodiku
    Coleman, J. N. - Softley, C. I. - Kadlec, Jiří - Matoušek, R. - Tichý, Milan - Pohl, Zdeněk - Heřmánek, Antonín - Benschop, N. F.
    The European Logarithmic Microprocessor.
    [Evropský logaritmický mikroprocesor.]
    IEEE Transactions on Computers. Roč. 57, č. 4 (2008), s. 532-546. ISSN 0018-9340. E-ISSN 1557-9956
    Grant ostatní: Evropská komise(BE) ESPRIT 33544
    Výzkumný záměr: CEZ:AV0Z10750506
    Zdroj financování: R - rámcový projekt EK
    Klíčová slova: Processor architecture * arithmetic unit * logarithmic arithmetic
    Kód oboru RIV: JC - Počítačový hardware a software
    Impakt faktor: 2.611, rok: 2008
    http://library.utia.cas.cz/separaty/2008/ZS/kadlec-the%20european%20logarithmic%20microprocessor.pdf
    Trvalý link: http://hdl.handle.net/11104/0148357
     
     
  3. 3.
    0075925 - ÚTIA 2007 RIV NL eng J - Článek v odborném periodiku
    Šůcha, P. - Hanzálek, Z. - Heřmánek, Antonín - Schier, Jan
    Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm.
    [Rozvrhování iterativních algoritmů s maticovými operacemi pro efektivní FPGA návrh - Implementace Finite interval Constant Modulus algoritmu.]
    Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology. Roč. 46, č. 1 (2007), s. 35-53. ISSN 0922-5773
    Grant CEP: GA AV ČR(CZ) 1ET300750402; GA MŠMT(CZ) 1M0567; GA MPO(CZ) FD-K3/082
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: high-level synthesis * cyclic scheduling * iterative algorithms * imperfectly nested loops * integer linear programming * FPGA * VLSI design * blind equalization * implementation
    Kód oboru RIV: BA - Obecná matematika
    Impakt faktor: 0.449, rok: 2007
    http://www.springerlink.com/content/t217kg0822538014/fulltext.pdf
    Trvalý link: http://hdl.handle.net/11104/0143157
     
     


  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.