Výsledky vyhledávání

  1. 1.
    0411373 - UTIA-B 20050103 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
    Daněk, Martin - Heřmánek, Antonín - Honzík, Petr - Kadlec, Jiří - Matoušek, Rudolf - Pohl, Zdeněk
    GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs.
    [GIN - záznamník pro slepce: Příklad využití dynamické rekonfigurace na FPGA.]
    Ghent: HiPEAC Network of Excellence, 2005. ISBN 90-382-0802-2. In: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems. - (Bosschere, K.), s. 15-18
    [ACACES 2005. L'Aquila (IT), 26.07.2005]
    Grant CEP: GA MŠMT 1M0567
    Grant ostatní: Commission EC(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131455
     
     
  2. 2.
    0411372 - UTIA-B 20050102 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
    Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
    Dynamic reconfiguration in FPGA-based SoC designs.
    [Dynamická rekonfigurace v SoC návrhu s obvody FPGA. Dynamická rekonfigurace v SoC návrhu s obvody FPGA.]
    Ghent: HiPEAC Network of Excellence, 2005. ISBN 90-382-0802-2. In: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems. - (Bosschere, K.), s. 35-38
    [ACACES 2005. L'Aquila (IT), 26.07.2005]
    Grant CEP: GA MŠMT 1M0567
    Grant ostatní: Commission EC(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131454
     
     
  3. 3.
    0411311 - UTIA-B 20050039 RIV HU eng C - Konferenční příspěvek (zahraniční konf.)
    Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
    Dynamic reconfiguration in FPGA-based SoC designs.
    [Dynamická rekonfigurace v FPGA systémech na jednom čipu.]
    Sopron: University of West Hungary, 2005. ISBN 963-9364-48-7. In: Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems. - (Takách, G.; Hlawiczka, A.; Sziraj, J.), s. 129-136
    [IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./. Sopron (HU), 13.04.2005-16.04.2005]
    Grant CEP: GA MŠMT 1M0567
    Grant ostatní: Commission EC(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: FPGA * dynamic reconfiguration
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131394
     
     
  4. 4.
    0411173 - UTIA-B 20030160 RIV GB eng C - Konferenční příspěvek (zahraniční konf.)
    Matoušek, Rudolf - Pohl, Zdeněk - Daněk, Martin - Kadlec, Jiří
    Dynamic reconfiguration of Atmel FPGAs.
    Southampton: University of Southampton, 2003. In: UK ACM SIGDA 3rd Workshop on Electronic Design Automation. - (Hettiaratchi, S.), s. 1-4
    [UK ACM SIGDA Workshop on Electronic Design Automation /3./. Southampton (GB), 11.09.2003-12.09.2003]
    Grant ostatní: Commission EC(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: dynamic reconfiguration * FPGA * Virtex-VHDL
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131259
     
     
  5. 5.
    0411124 - UTIA-B 20030111 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
    Matoušek, Rudolf - Pohl, Zdeněk - Daněk, Martin - Kadlec, Jiří
    Dynamic reconfiguration of FPGAs.
    Prague: Czech Technical University, 2003. ISBN 80-86645-05-3. In: Recent Trends in Multimedia Information Processing. Proceedings. - (Šimák, B.; Zahradník, P.), s. 288-291
    [International Workshop on Systems, Signals and Image Processing /10./. Praha (CZ), 10.09.2003-11.09.2003]
    Grant ostatní: EU IST(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: dynamic reconfiguration * FPGA * CAD
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131211
     
     
  6. 6.
    0411119 - UTIA-B 20030106 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
    Matoušek, Rudolf - Daněk, Martin - Pohl, Zdeněk - Kadlec, Jiří
    Dynamic runtime partial reconfiguration in FPGA.
    Liberec: Technical University, 2003. ISBN 80-7083-708-X. In: ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals. - (Nouza, J.; Drábková, J.), s. 294-298
    [ECMS 2003 /6./. Liberec (CZ), 02.06.2003-04.06.2003]
    Grant ostatní: EU IST(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: FPGA * runtine dynamic reconfiguration * VHDL
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131206
     
     
  7. 7.
    0411118 - UTIA-B 20030105 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
    Daněk, Martin - Muzikář, Z.
    Evolutionary techniques in physical design for FPGAs.
    Liberec: Technical University, 2003. ISBN 80-7083-708-X. In: ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals. - (Drábková, J.; Nouza, J.), s. 274-278
    [ECMS 2003 /6./. Liberec (CZ), 02.06.2003-04.06.2003]
    Grant ostatní: CTU(CZ) 0210413
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: FPGA * signal processing * genetic algorithms
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131205
     
     
  8. 8.
    0382187 - ÚTIA 2013 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
    Bartosinski, Roman - Daněk, Martin - Sýkora, Jaroslav - Kohout, Lukáš - Honzík, P.
    Foreground Detection and Image Segmentation in a Flexible ASVP Platform for FPGAs.
    Proceedings of the 2012 Conference on Design & Architectures for Signal & Image Processing. Gières: Electronic Chips & Systems design Initiative, 2012 - (Morawiec, A.; Hinderscheit, J.), s. 375-376. ISBN 978-2-9539987-2-6. ISSN 1966-7116.
    [Conference on Design & Architectures for Signal & Image Processing. Karlsruhe (DE), 23.10.2012-25.10.2012]
    Grant CEP: GA MŠMT(CZ) 7H10001
    Institucionální podpora: RVO:67985556
    Klíčová slova: video surveillance * smart camera * custom accelerators * vector processing * FPGA
    Kód oboru RIV: JC - Počítačový hardware a software
    http://library.utia.cas.cz/separaty/2012/ZS/bartosinski-0382187.pdf
    Trvalý link: http://hdl.handle.net/11104/0212481
     
     
  9. 9.
    0382184 - ÚTIA 2013 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
    Bartosinski, Roman - Daněk, Martin - Sýkora, Jaroslav - Kohout, Lukáš - Honzík, P.
    Video Surveillance Application Based on Application Specific Vector Processors.
    Proceedings of the 2012 Conference on Design & Architectures for Signal & Image Processing. Gières: Electronic Chips & Systems design Initiative, 2012 - (Morawiec, A.; Hinderscheit, J.), s. 248-255. ISBN 978-2-9539987-2-6. ISSN 1966-7116.
    [Conference on Design & Architectures for Signal & Image Processing. Karlsruhe (DE), 23.10.2012-25.10.2012]
    Grant CEP: GA MŠMT(CZ) 7H10001
    Institucionální podpora: RVO:67985556
    Klíčová slova: video surveillance * smart camera * custom accelerators * vector processing * FPGA
    Kód oboru RIV: JC - Počítačový hardware a software
    http://library.utia.cas.cz/separaty/2012/ZS/bartosinski-0382184.pdf
    Trvalý link: http://hdl.handle.net/11104/0212479
     
     
  10. 10.
    0380442 - ÚTIA 2013 RIV TR eng C - Konferenční příspěvek (zahraniční konf.)
    Sýkora, Jaroslav - Bartosinski, Roman - Kohout, Lukáš - Daněk, Martin - Honzík, P.
    Reducing Instruction Issue Overheads in Application-Specific Vector Processors.
    Proceedings of the 15th Euromicro Conference on Digital System Design, DSD 2012. Izmir: Conference Publishing Services, 2012 - (Niar, S.), s. 600-607. ISBN 978-0-7695-4798-5.
    [15th Euromicro Conference on Digital System Design. Cesme (TR), 05.09.2012-08.09.2012]
    Grant CEP: GA MŠMT(CZ) 7H10001
    Grant ostatní: Commission EU(XE) Artemis JU 100230
    Klíčová slova: custom accelerators * vector processing * FPGA * DSP
    Kód oboru RIV: JC - Počítačový hardware a software
    http://library.utia.cas.cz/separaty/2012/ZS/sykora-reducing instruction issue overheads in application-specific vector processors.pdf
    Trvalý link: http://hdl.handle.net/11104/0211153
     
     

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.