Výsledky vyhledávání
- 1.0411097 - UTIA-B 20030084 CZ eng V - Výzkumná zpráva
Tichý, Milan
HSLA Package version 3.0.0. Matlab HSLA Toolbox 32- and 19-bit TWIN LNS ALU.
Praha: ÚTIA AV ČR, 2003. 35 s. Research Report, 2086.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: Matlab * high speed logarithmic arithmetic * LNS
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131184 - 2.0411001 - UTIA-B 20020215 CZ eng V - Výzkumná zpráva
Líčko, Miroslav - Schier, Jan - Pohl, Zdeněk - Kadlec, Jiří - Tichý, Milan - Matoušek, Rudolf - Heřmánek, Antonín
Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping.
Praha: ÚTIA AV ČR, 2002. 7 s. Research Report, 2069.
Grant CEP: GA MŠMT LN00B096
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: rapid prototyping for FPGA * MATLAB/Simulink
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131088 - 3.0411000 - UTIA-B 20020214 CZ eng V - Výzkumná zpráva
Líčko, Miroslav
Fast Adaptive Controllers.
Praha: ÚTIA AV ČR, 2002. 21 s. Research Report, 2068.
Grant CEP: GA MŠMT LN00B096
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: recursive least-squares * least-squares lattice * recursive laguerre based LSL
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131087 - 4.0410999 - UTIA-B 20020213 CZ eng V - Výzkumná zpráva
Tichý, Milan
Adaptive Filtering Algorithms and the Logarithmic Number System Arithmetic.
Praha: ÚTIA AV ČR, 2002. 57 s. Research Report, 2067.
Grant CEP: GA MŠMT LN00b096
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: adaptive filtering * least squares * FPGA implementation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131086 - 5.0410739 - UTIA-B 20010208 CZ eng V - Výzkumná zpráva
Kadlec, Jiří - Albu, F. - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic.
Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2036.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: digital signal processing * logaritmic arithmetic * embedded compilation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130827 - 6.0410738 - UTIA-B 20010207 CZ eng V - Výzkumná zpráva
Kadlec, Jiří - Heřmánek, Antonín - Softley, Ch. - Matoušek, Rudolf - Líčko, Miroslav
32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1.
Praha: ÚTIA AV ČR, 2001. 12 s. Research Report, 2037.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: field programmable logarithmic array * digital signal processing
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130826 - 7.0410737 - UTIA-B 20010206 CZ eng V - Výzkumná zpráva
Heřmánek, Antonín - Kadlec, Jiří - Matoušek, Rudolf - Líčko, Miroslav - Softley, Ch.
Pipelined Logarithmic 32bit ALU for Celoxica DK1.
Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2034.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: FPGA * embedded computer * hardware compilation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130825 - 8.0410736 - UTIA-B 20010205 CZ eng V - Výzkumná zpráva
Coleman, J. N. - Kadlec, Jiří - Matoušek, Rudolf - Pohl, Zdeněk - Heřmánek, Antonín
The European Logarithmic Microprocessor - a QRD RLS Applications.
Praha: ÚTIA AV ČR, 2001. 9 s. Research Report, 2038.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: logarithmic number system * digital signal processing
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130824 - 9.0410735 - UTIA-B 20010204 CZ eng V - Výzkumná zpráva
Albu, F. - Kadlec, Jiří - Matoušek, Rudolf - Heřmánek, Antonín - Coleman, J. N.
A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic.
Praha: ÚTIA AV ČR, 2001. 5 s. Research Report, 2035.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: LSL Algorithm * FPGA * digital signal processing
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130823 - 10.0410730 - UTIA-B 20010199 CZ eng V - Výzkumná zpráva
Matoušek, Rudolf - Líčko, Miroslav - Heřmánek, Antonín - Softley, Ch.
Floating-Point-Like Arithmetic for FPGA.
Praha: ÚTIA AV ČR, 2001. 7 s. Research Report, 2039.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: floating point * FPGA * digital signal processing
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130818