Výsledky vyhledávání
- 1.0410739 - UTIA-B 20010208 CZ eng V - Výzkumná zpráva
Kadlec, Jiří - Albu, F. - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic.
Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2036.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: digital signal processing * logaritmic arithmetic * embedded compilation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130827 - 2.0410735 - UTIA-B 20010204 CZ eng V - Výzkumná zpráva
Albu, F. - Kadlec, Jiří - Matoušek, Rudolf - Heřmánek, Antonín - Coleman, J. N.
A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic.
Praha: ÚTIA AV ČR, 2001. 5 s. Research Report, 2035.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: LSL Algorithm * FPGA * digital signal processing
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130823 - 3.0410729 - UTIA-B 20010198 CZ eng V - Výzkumná zpráva
Albu, F. - Kadlec, Jiří - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
Implementation of Normalized RLS Lattice on Virtex.
Praha: ÚTIA AV ČR, 2001. 10 s. Research Report, 2040.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: digital signal processing * FPGA * floating point
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130817