Výsledky vyhledávání
- 1.0306846 - ÚTIA 2008 RIV SK eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš
Analysis of Applicability of Partial Runtime Reconfiguration in Fault Emulator in Xilinx FPGAs.
[Analýza možností použití částečné dynamické rekonfigurace v emulátoru poruch v FPGA Xilinx.]
Proceedings 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Piscataway: IEEE, 2008 - (Straube, B.; Drutarovský, M.; Renovell, M.; Gramata, P.; Fischerová, M.), s. 178-181. CFP08DDE-PRT. ISBN 978-1-4244-2276-0.
[IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2008 /11./. Bratislava (SK), 16.04.2008-18.04.2008]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * partial runtime reconfiguration * fault emulation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0159755 - 2.0091798 - ÚTIA 2008 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Daněk, Martin - Novák, O.
Preservation of Circuit Structure and Timing during Fault Emulation in FPGA.
[Zachování struktury a časování obvodu při emulaci poruch pomocí FPGA.]
IP 07 IP Based Electronic System Conference & Exhibition Proceedings. Grenoble: EETimes Network, 2007 - (Saucier, G.; Nguyen, H.), s. 493-497
[IP 07 IP Based Electronic System Conference & Exhibition. Grenoble (FR), 05.12.2007-06.12.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation * runtime reconfiguration * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0152308 - 3.0090440 - ÚTIA 2008 RIV FI eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Daněk, Martin - Novák, O.
A Novel Emulation Technique that Preserves Circuit Structure and Timing.
[Nová emulační metoda, která zachovává strukturu a časování obvodu.]
International Symposium on System-on-Chip 2007 Proceedings. Tampere: IEEE, 2007 - (Nurmi, J.; Takala, J.; Vainio, O.), s. 15-18. ISBN 1-4244-1367-2.
[International Symposium on System-on-Chip 2007 /9./. Tampere (FI), 20.11.2007-21.11.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation * FPGA * ASIC
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0151329 - 4.0089519 - ÚTIA 2008 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš
A Novel Emulation Technique that Preserves Circuit Structure and Timing.
[Nová metoda emulace obvodu zachovávající strukturu a časování obvodu.]
Počítačové architektury a diagnostika 2007 Sborník příspěvků. Plzeň: Západočeská universita v Plzni, 2007 - (Vavřička, V.), s. 99-104. ISBN 978-80-7043-605-9.
[Počítačové architektury a diagnostika 2007. Srní (CZ), 17.09.2007-19.09.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0150707 - 5.0040206 - ÚTIA 2007 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš - Novák, O.
FPGA-based fault simulator.
[Simulátor chyb založený na programovatelném logickém obvodu.]
Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems. Prague: Czech Technical University, 2006 - (Reorda, M.; Novák, O.; Straube, B.), s. 274-278. ISBN 1-4244-0184-4.
[DDECS 2006. IEEE Design and Diagnostics of Electronic Circuits and Systems. Prague (CZ), 18.04.2006-21.04.2006]
Grant CEP: GA AV ČR 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: falut simulation * FPGA * reconfiguartion
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0134006