Výsledky vyhledávání

  1. 1.
    0410794 - UTIA-B 20020008 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
    Matoušek, R. - Pohl, Z. - Kadlec, Jiří - Tichý, Milan - Heřmánek, Antonín
    Logarithmic arithmetic core based RLS LATTICE implementation.
    Los Alamitos: IEEE, 2002. ISBN 0-7695-1471-5. In: Design, Automation and Test in Europe DATE 02. - (Sciuto, D.; Kloos, C.), s. 271
    [Design, Automation and Test in Europe DATE 02. Paris (FR), 04.03.2002-08.03.2002]
    Grant CEP: GA MŠMT LN00B096
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: logaritmic arithmetic core * FPGA * LNS
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130881
     
     
  2. 2.
    0410739 - UTIA-B 20010208 CZ eng V - Výzkumná zpráva
    Kadlec, Jiří - Albu, F. - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
    RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic.
    Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2036.
    Grant CEP: GA MŠMT LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: digital signal processing * logaritmic arithmetic * embedded compilation
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130827
     
     


  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.