Výsledky vyhledávání
- 1.0443453 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk
Dynamic Programmable Logic Reconfiguration for Zynq.
Interní kód: plreconf ; 2015
Technické parametry: libovolny počet bitstreamů ze SD karty
Ekonomické parametry: zvýšení funkční hustoty v FPGA obvodu
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * dynamic reconfiguration * programmable logic
Kód oboru RIV: IN - Informatika
http://sp.utia.cz/index.php?ids=results&id=plreconf
Trvalý link: http://hdl.handle.net/11104/0247495 - 2.0411434 - UTIA-B 20050164 CZ cze K - Konferenční příspěvek (tuzemská konf.)
Honzík, Petr
Rozbor a implementace dynamické rekonfigurace pro obvody FPGA.
[Analysis and Implementation of Dynamic Reconfiguration for FPGAs.]
Praha: ČVUT FEL, 2005. ISBN 80-01-03298-1. In: Počítačové architektury a diagnostika. - (Lórencz, R.; Buček, J.; Zahradnický, T.), s. 55-60
[Počítačové architektury a diagnostika 2005. PAD 2005. Lázně Sedmihorky (CZ), 21.09.2005-23.09.2005]
Grant CEP: GA MŠMT 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * dynamic reconfiguration * platform for FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131515 - 3.0411373 - UTIA-B 20050103 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
Daněk, Martin - Heřmánek, Antonín - Honzík, Petr - Kadlec, Jiří - Matoušek, Rudolf - Pohl, Zdeněk
GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs.
[GIN - záznamník pro slepce: Příklad využití dynamické rekonfigurace na FPGA.]
Ghent: HiPEAC Network of Excellence, 2005. ISBN 90-382-0802-2. In: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems. - (Bosschere, K.), s. 15-18
[ACACES 2005. L'Aquila (IT), 26.07.2005]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131455 - 4.0411372 - UTIA-B 20050102 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs.
[Dynamická rekonfigurace v SoC návrhu s obvody FPGA. Dynamická rekonfigurace v SoC návrhu s obvody FPGA.]
Ghent: HiPEAC Network of Excellence, 2005. ISBN 90-382-0802-2. In: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems. - (Bosschere, K.), s. 35-38
[ACACES 2005. L'Aquila (IT), 26.07.2005]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131454 - 5.0411311 - UTIA-B 20050039 RIV HU eng C - Konferenční příspěvek (zahraniční konf.)
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs.
[Dynamická rekonfigurace v FPGA systémech na jednom čipu.]
Sopron: University of West Hungary, 2005. ISBN 963-9364-48-7. In: Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems. - (Takách, G.; Hlawiczka, A.; Sziraj, J.), s. 129-136
[IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./. Sopron (HU), 13.04.2005-16.04.2005]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * dynamic reconfiguration
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131394 - 6.0411299 - UTIA-B 20050027 US eng A - Abstrakt
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs. Abstract.
[Dynamická rekonfigurace v SoC návrzích založených na FPGA obvodech. Abstrakt.]
Monterey: ACM, 2005. ISBN 1-59593-029-9. FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays. - (Schmidt, H.; Wilton, S.). s. 274
[FPGA 2005 /13./. 20.02.2005-22.02.2005, Monterey]
Grant CEP: GA ČR GA102/04/2137
Grant ostatní: IST FP5(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131382 - 7.0411198 - UTIA-B 20030185 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Matoušek, Rudolf
Dynamic reconfiguration of FPGAs: a case study.
Brno: VUT, 2003. ISBN 80-214-2471-0. In: Počítačové Architektury & Diagnostika PAD 2003. - (Kotásek, Z.; Růžička, R.; Sekanina, L.), s. 17-23
[PAD 2003 Počítačové Architektury & Diagnostika. Zvíkovské Podhradí (CZ), 24.09.2003-26.09.2003]
Grant CEP: GA MŠMT LN00B096
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: dynamic reconfiguration * FPGA * reconfiguration cycle
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131284 - 8.0411173 - UTIA-B 20030160 RIV GB eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Pohl, Zdeněk - Daněk, Martin - Kadlec, Jiří
Dynamic reconfiguration of Atmel FPGAs.
Southampton: University of Southampton, 2003. In: UK ACM SIGDA 3rd Workshop on Electronic Design Automation. - (Hettiaratchi, S.), s. 1-4
[UK ACM SIGDA Workshop on Electronic Design Automation /3./. Southampton (GB), 11.09.2003-12.09.2003]
Grant ostatní: Commission EC(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: dynamic reconfiguration * FPGA * Virtex-VHDL
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131259 - 9.0411124 - UTIA-B 20030111 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Pohl, Zdeněk - Daněk, Martin - Kadlec, Jiří
Dynamic reconfiguration of FPGAs.
Prague: Czech Technical University, 2003. ISBN 80-86645-05-3. In: Recent Trends in Multimedia Information Processing. Proceedings. - (Šimák, B.; Zahradník, P.), s. 288-291
[International Workshop on Systems, Signals and Image Processing /10./. Praha (CZ), 10.09.2003-11.09.2003]
Grant ostatní: EU IST(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: dynamic reconfiguration * FPGA * CAD
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131211 - 10.0411119 - UTIA-B 20030106 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Daněk, Martin - Pohl, Zdeněk - Kadlec, Jiří
Dynamic runtime partial reconfiguration in FPGA.
Liberec: Technical University, 2003. ISBN 80-7083-708-X. In: ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals. - (Nouza, J.; Drábková, J.), s. 294-298
[ECMS 2003 /6./. Liberec (CZ), 02.06.2003-04.06.2003]
Grant ostatní: EU IST(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: FPGA * runtine dynamic reconfiguration * VHDL
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131206