Výsledky vyhledávání
- 1.0329073 - ÚTIA 2010 RIV CZ eng L4 - Software
Mazanec, Tomáš
Application of CUDA in DSP: Implementation of FIR filter and Cross Ambiguity Function.
[Aplikace DSP na platformě NVidia CUDA: Implementace filtru FIR a Věrohodnostní Funkce CAF pro systémy pasivní radiolokace.]
Interní kód: Application of CUDA in DSP ; 2009
Technické parametry: Technicka zprava + CD
Ekonomické parametry: Software package
Grant CEP: GA MŠMT 7H09005
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: CUDA * SIMD * Cross Ambiguity Function * FIR filter
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0175205 - 2.0090730 - ÚTIA 2008 RIV CZ cze L - Prototyp, funkční vzorek
Kvasnička, M. - Heřmánek, Antonín - Kuneš, Michal
Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace.
[Accelerator for Cross Ambiguity Function for modern Passive Coherent Locator Systems.]
Interní kód: CAF ; 2007
Technické parametry: funkční vzorek
Ekonomické parametry: ověřovací funkční vzorek akceleratoru FPGA
Grant CEP: GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: accelerator FPGA * cross ambiguity function * passive coherent location
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0151521 - 3.0049968 - ÚTIA 2010 RIV CA eng C - Konferenční příspěvek (zahraniční konf.)
Heřmánek, Antonín - Kuneš, Michal - Kvasnička, M.
Comuputation of Long Time Cross Ambiguity function using reconfigurable HW.
[Výpočet věrohodnostní funkce dlouhých řádů pomocí rekonfigurovatelného HW.]
Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology. Vancouver: IEEE, 2006, s. 1-5. ISBN 978-0-7803-9753-8; ISBN 0-7803-9754-1.
[IEEE International Symposium on Signal Processing and Information Technology. ISSPIT'06 /6./. Vancouver (CA), 27.08.2006-30.08.2006]
Grant CEP: GA MŠMT(CZ) 1M0567; GA MO(CZ) ONERA20030001
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: reconfigurable HW * cross ambiguity function * passive coherent location * VLSI * accelerator design
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0003803