Výsledky vyhledávání
- 1.0411039 - UTIA-B 20030026 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Pohl, Zdeněk - Matoušek, Rudolf - Kadlec, Jiří - Tichý, Milan - Líčko, M.
Lattice adaptive filter implementation for FPGA.
Monterey: ACM, 2003. ISBN 1-58113-651-X. In: FPGA 2003 ACM/SIGDA Eleventh ACM International Symposium on Field-Programmable Gate Arrays., s. 246
[FPGA 2003. Monterey (US), 23.02.2003-25.02.2003]
Grant CEP: GA MŠMT LN00B096
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: lattice adaptive filter * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131126 - 2.0090538 - ÚTIA 2008 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk - Kadlec, Jiří - Tichý, Milan
Adaptive Noise Canceller Demo based on the LS Lattice Filter.
[Adaptivní potlačování šumu pomocí LS Lattice filtru.]
Interní kód: ANC LSL Demo ; 2007
Technické parametry: funkční vzorek
Ekonomické parametry: ověřovací funkční vzorek FPGA
Grant CEP: GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * noise cancellation * adaptive filter * LS estimation * lattice
Kód oboru RIV: JC - Počítačový hardware a software
https://zs.utia.cas.cz/index.php?ids=results&id=anclsldemo
Trvalý link: http://hdl.handle.net/11104/0151402 - 3.0085945 - ÚTIA 2010 RIV NL eng C - Konferenční příspěvek (zahraniční konf.)
Pohl, Zdeněk - Tichý, Milan
RLS Lattice Algorithm with Order Probability Evaluation as an Accelerator.
[RLS Lattice rozšířený o odhad pravěpodobnosti řádu jako akcelerátor.]
Proceedings 2007 International Conference on Field Programmable Logic and Applications (FPL). Delft: IEEE, 2007 - (Bertels, K.; Najjar, W.; Genderen, A.; Vassiliadis, S.), s. 774-777. ISBN 978-1-4244-1059-0; ISBN 1-4244-1060-6.
[International Conference on Field Programmable Logic and Applications. FPL 2007. Amsterdam (NL), 27.08.2007-29.08.2007]
Grant CEP: GA MŠMT(CZ) 1M0567
GRANT EU: European Commission(XE) 027611 - AETHER
Program: FP6
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: DSP * adaptive filter * logarithmic arithmetic * embedded processor * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0004135 - 4.0049679 - ÚTIA 2007 CZ eng D - Dizertace
Tichý, Milan
Fast Adaptive Filtering Algorithms and their Implementation using Reconfigurable Hardware and Log Arithmetic.
[Rychlé adaptivní algoritmy pro filtraci a jejich implementace s využitím rekonfigurovatelného hardware a logaritmické aritmetiky.]
ČVUT FEL. Obhájeno: Praha. 04.12.2006. - Praha: ČTUV, 2006. 195 s.
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Digital signal processing * adaptive filter * affine projection * logarithmic arithmetic * reconfigurable hardware * embedded systems * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0139996 - 5.0042476 - ÚTIA 2010 RIV CA eng C - Konferenční příspěvek (zahraniční konf.)
Tichý, Milan - Schier, Jan - Gregg, D.
FPGA Implementation of Adaptive Filters based on GSFAP using Log Arithmetic.
[FPGA implementace adaptivních filtrů založených na GSFAP s využitím logaritmické aritmetiky.]
Proceedings of The 2006 IEEE Workshop on Signal Processing Systems Design and Implementation. Calgary: IEEE Signal Processing Society, 2006 - (Badawy, W.; Boumaiza, S.), s. 342-347. ISBN 978-1-4244-0382-0; ISBN 1-4244-0383-9. ISSN 1520-6130.
[IEEE Workshop on Signal Processing Systems Design and Implementation. 2006. Banff (CA), 02.10.2006-04.10.2006]
Grant ostatní: FP6 Marie Curie Intra European Fellowship(BE) MEIF-CT-2003-502085
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: adaptive filter * DSP * affine projection * logarithmic arithmetic * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0003664 - 6.0041103 - ÚTIA 2007 RIV DE eng C - Konferenční příspěvek (zahraniční konf.)
Tichý, Milan - Schier, Jan - Gregg, D.
Efficient Floating-Point Implementation of High-Order (N)LMS Adaptive Filters in FPGA.
[Efektivní implementace (N)LMS filtrů s vysokým řádem v plovoucí řádové čárce na FPGA.]
Reconfigurable Computing: Architecures and Applications. Proceedings of the Second International Workshop ARC. Berlin: Springer, 2006 - (Bertels, K.; Cardoso, J.; Vassiliadis, S.), s. 311-316. ISBN 3-540-36708-X. ISSN 0302-9743.
[The Second International Workshop on Reconfigurable Computing ARC 2006. Delft (NL), 01.03.2006-03.03.2006]
Grant CEP: GA MŠMT 1M0567
Grant ostatní: FP6 EU(BE) MEIF-CT-2003-502085
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: DSP * adaptive filter * logarithmic arithmetic * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0134679