Výsledky vyhledávání
- 1.0460676 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Python 1300 Video Sensor Evaluation Platform for TE0720-03-2IF SoM on TE0701-05 Carrier.
Interní kód: t20i2p1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Python 1300 s rozlišením 1280x1024p60 v obvodu Zynq ZC7020-2I s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Python 1300. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1280x1024p60, výstup HDMI.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: video processing accelerator * FPGA * video image sensor * Zynq processing system
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2p1
Trvalý link: http://hdl.handle.net/11104/0260697 - 2.0451496 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Evaluation of Asymmetric Multiprocessing for Zynq System-on-Modules TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF with Carrier Board TE0701-05.
Interní kód: Emc2_amp_on_zynq_trenz_2015_2 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na modulech Zynq v režimu asymetrického multiprocesingu procesorů ARM a MicroBlaze.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na Zynq modulech TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF na desce TE0701-05.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * floating-point accelerator * asymmetric multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=emc2_amp_on_zynq_trenz_2015_2
Trvalý link: http://hdl.handle.net/11104/0252656 - 3.0434753 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow.
Interní kód: EdkDSP_Vivado_2013_4_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating-point accelerator * Vivado design flow * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2
Trvalý link: http://hdl.handle.net/11104/0239361 - 4.0433605 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Asymmetric Multiprocessing (AMP) on ZYNQ with EdkDSP Accelerators on Xilinx ZC702 Board - ISE 14.5.
Interní kód: Utia_EdkDSP_145_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na prototypové desce ZC702 v režimu asymetrického multiprocesingu procesorů ARM a MicroBlaze.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * floating-point accelerator * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_145_ZC702
Trvalý link: http://hdl.handle.net/11104/0238371