Výsledky vyhledávání
- 1.0411197 - UTIA-B 20030184 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Pohl, Zdeněk
Logarithmic number system and floating-point arithmetics an FPGA.
Brno: VUT, 2003. ISBN 80-214-2471-0. In: Počítačové Architektury & Diagnostika PAD 2003. - (Kotásek, Z.; Růžička, R.; Sekanina, L.), s. 9-16
[PAD 2003 Počítačové Architektury & Diagnostika. Zvíkovské Podhradí (CZ), 24.09.2003-26.09.2003]
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: LNS arithmetic * floating-point * FPGA
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131283 - 2.0411097 - UTIA-B 20030084 CZ eng V - Výzkumná zpráva
Tichý, Milan
HSLA Package version 3.0.0. Matlab HSLA Toolbox 32- and 19-bit TWIN LNS ALU.
Praha: ÚTIA AV ČR, 2003. 35 s. Research Report, 2086.
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: Matlab * high speed logarithmic arithmetic * LNS
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131184 - 3.0410916 - UTIA-B 20020130 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Albu, F. - Kadlec, Jiří - Coleman, N. - Fagan, A.
Pipelined implementations of the A Priory Error-Feedback LSL algorithm using logarithmic arithmetic.
Orlando: IEEE, 2002. ISBN 0-7803-7403-7. In: Proceedings of the IEEE International Conference on Acoustics, Speech and Signal Processing., s. 2681-2684
[ICASSP 2002. Orlando (US), 13.05.2002-17.05.2002]
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: LNS, DSP, FPGA * floating-point * logarithmic arithmetic
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0131003 - 4.0410868 - UTIA-B 20020082 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Líčko, Miroslav - Heřmánek, Antonín - Softley, C.
Floating-Point-Like Arithmetic for FPGA.
Praha: FEL ČVUT, 2002. In: POSTER 2002., s. 2
[International Student Conference on Electrical Engineering /6./. Praha (CZ), 23.05.2002]
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: HSLA, RLS, LNS * IP core, DSP
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130955 - 5.0410867 - UTIA-B 20020081 RIV DE eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, Rudolf - Tichý, Milan - Pohl, Zdeněk - Kadlec, Jiří - Softley, C.
Logarithmic number system and floating-point arithmetics on FPGA.
Berlin: Springer, 2002. Lecture Notes in Computer Science., 2438. ISBN 3-540-44108-5. In: Field-Programmable Logic and Applications: Reconfigurable Computing Is Going Mainstream. - (Glesner, M.; Zipf, P.; Renovell, M.), s. 627-636
[International Conference FPL 2002 /12./. Montpellier (FR), 02.09.2002-04.09.2002]
Grant CEP: GA MŠMT LN00B096
Grant ostatní: ESPRIT(XE) 33544
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: LNS, DSP, QRD * FPGA, HSLA, FPU
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130954 - 6.0410794 - UTIA-B 20020008 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Matoušek, R. - Pohl, Z. - Kadlec, Jiří - Tichý, Milan - Heřmánek, Antonín
Logarithmic arithmetic core based RLS LATTICE implementation.
Los Alamitos: IEEE, 2002. ISBN 0-7695-1471-5. In: Design, Automation and Test in Europe DATE 02. - (Sciuto, D.; Kloos, C.), s. 271
[Design, Automation and Test in Europe DATE 02. Paris (FR), 04.03.2002-08.03.2002]
Grant CEP: GA MŠMT LN00B096
Výzkumný záměr: CEZ:AV0Z1075907
Klíčová slova: logaritmic arithmetic core * FPGA * LNS
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130881 - 7.0410727 - UTIA-B 20010196 RIV US eng C - Konferenční příspěvek (zahraniční konf.)
Coleman, J. N. - Kadlec, Jiří
Extended Precision Logarithmic Arithmetic.
Monterey: IEEE Signal Processing Society, 2001. ISBN 0-7803-6514-3. In: Signal Systems and Computers 2000, 34th Asilomar Conference on Signal Systems and Computers. Proceedings., s. 124-129
[Asilomar conference on Signal Systems and Computers /34./. Monterey (US), 07.11.2000]
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Klíčová slova: signal processing * logarithmic arithmetic * LNS
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0130815 - 8.0053712 - ÚTIA 2007 RIV CZ eng E - Elektronický dokument
Pohl, Zdeněk - Kadlec, Jiří
RLS Lattice Demo.
[RLS Lattice Demo.]
[demo aplikace]. - Praha: ÚTIA AV ČR, 2006, 7147638 B
Grant CEP: GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: filtering * adaptive * FPGA * LNS
Kód oboru RIV: IN - Informatika
Trvalý link: http://hdl.handle.net/11104/0141894