Výsledky vyhledávání
- 1.0571273 - ÚTIA 2024 RIV eng A3 - Přednáška/prezentace nepublikovaná
Likhonina, Raissa
Fast Bayesian Algorithms for FPGA Platforms.
[DATE'23 (Design, Automation and Test in Europe Conference). Antwerp, 17.04.2023-19.04.2023]
Způsob prezentace: Poster
URL akce: https://www.date-conference.com/
Grant CEP: GA MŠMT 8A21009
Grant ostatní: ECSEL(XE) 101007321
Institucionální podpora: RVO:67985556
Klíčová slova: QRD RLS Lattice algorithms * FPGA * parallel implementation * HW accelerators
Obor OECD: Automation and control systems
http://library.utia.cas.cz/separaty/2023/ZS/likhonina-0571273.jpg
Trvalý link: https://hdl.handle.net/11104/0342937 - 2.0471585 - ÚTIA 2018 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD Video Processing in HW with three EdkDSP 8xSIMD Accelerators for TE0715-30-1 SoM on TE0701-06 Carrier.
Interní kód: t30i1hm4 ; 2017
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s 667 MHz procesorem ARM Cortex A9 s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu TE0701-06. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP s Hodinovým kmitočtem 150MHz. Spotřeba demonstrátoru je maximálně 8W při napájení 12V.
Ekonomické parametry: Demonstrátor pracuje s procesorem ARM A9 s hodinami 667 MHz. Procesor je součástí Xilinx Zynq obvodu. Vstupem demonstrátoru je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu TE0701-06. Je implementován akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP s hodinovým kmitočtem 150 MHz. Je dosaženo až 35 násobného zrychlení oproti optimalizovanému SW na 667 MHz procesoru ARM.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: video processing * Zynq System-on-Module 667 MHz * HW accelerators * TE0701-06 Carrier
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=t30i1hm4
Trvalý link: http://hdl.handle.net/11104/0270852 - 3.0471584 - ÚTIA 2018 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD Video Processing in HW with three EdkDSP 8xSIMD Accelerators for TE0715-04-30-3E SoM on TE0701-06 Carrier.
Interní kód: t30e3hm4 ; 2017
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-3E s 1 GHz procesorem ARM Cortex A9 s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu TE0701-06. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP s Hodinovým kmitočtem 200 MHz. Spotřeba demonstrátoru je maximálně 9W při napájení 12V.
Ekonomické parametry: Demonstrátor pracuje s procesorem ARM A9 s hodinami 1 GHz. Procesor je součástí Xilinx Zynq obvodu. Vstupem demonstrátoru je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu TE0701-06. Je implementován akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP s hodinovým kmitočtem 200 MHz. Je dosaženo až 30 násobného zrychlení oproti optimalizovanému SW na 1 GHz procesoru ARM.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: video processing * Zynq System-on-Module 1 Ghz * HW accelerators * TE0701-06 Carrier
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=t30e3hm4
Trvalý link: http://hdl.handle.net/11104/0270853 - 4.0471580 - ÚTIA 2018 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD Video Processing in HW with three EdkDSP 8xSIMD Accelerators for TE0715-30-1 SoM on EMC2-DP-V2 Carrier.
Interní kód: s30i1hm4 ; 2017
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu PC104. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu PC 104. Je implementován akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Zpracování video signálu pracuje paralelně s třemi rekonfigurovatelnými akcelerátory výpočtu v plovoucí řádové čárce (8xSIMD) EdkDSP. Je dosaženo až 35ti násobného zrychlení oproti optimalizovanému SW na procesoru ARM.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * PC 104 standard
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=s30i1hm4
Trvalý link: http://hdl.handle.net/11104/0270854 - 5.0462857 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0715-03-30-1I and Sundance EMC2-DP-V2 Platform.
Interní kód: s30i1h1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu PC104.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů pro kartu standardu PC 104. Je implementová akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Je dosaženo 50ti násobného zrychlení oproti optimalizovanému SW na procesor ARM.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * PC 104 standard
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=s30i1h1
Trvalý link: http://hdl.handle.net/11104/0262362 - 6.0462852 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
SDSoC 2015.4 Standalone BSP with Full HD HDMI In-Out SW and HW Demos for Automotive Zynq TE0720-03-1QF Module or Commercial Zynq TE0720-03-1CF Module on TE0701-05 Carrier Board.
Interní kód: t20q1h2 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq Automotive XA7Z020-1Q s výstupem na Full HD HDMI monitor na prototypové desce firmy Trenz-electronics TE0701-05.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů generovaných ze zdrojových kódů prostřednictvím překladače firmy Xilinx SDSoC 2015.4. Pro prototypovou desku Trenz-electronics TE0701-05 s obvodem Zynq Automotive XA7Z020-1Q lze generovat akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Je dosaženo 30ti násobného zrychlení oproti optimalizovanému SW na procesor ARM.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * board support package
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20q1h2
Trvalý link: http://hdl.handle.net/11104/0262361 - 7.0461722 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
SDSoC 2015.4 Standalone BSP with Full HD HDMI In-Out SW and HW Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board.
Interní kód: t20i2h2 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na prototypové desce firmy Trenz-electronics TE0701-05.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů generovaných ze zdrojových kódů prostřednictvím překladače firmy Xilinx SDSoC 2015.4. Pro prototypovou desku Trenz-electronics TE0701-05 s obvodem Zynq ZC7020-2I lze generovat akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Je dosaženo 30ti násobného zrychlení oproti optimalizovanému SW na procesor ARM.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * board support package
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2h2
Trvalý link: http://hdl.handle.net/11104/0261346 - 8.0461718 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
SDSoC 2015.4 Standalone BSP with Full HD HDMI In-Out with SW and HW Demos for Zynq System-on-Module TE0715-03-30 and Sundance EMC2-DP-V2 Platform.
Interní kód: s30i1h2 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál z Full HD vstupu s rozlišením 1920x1080p60 v obvodu Zynq ZC7030-1I s výstupem na Full HD HDMI monitor na průmyslové kartě ve standardu PC104.
Ekonomické parametry: Vstupem je Full HD barevný video signál. Je zpracováván pomocí HW akcelerátorů generovaných ze zdrojových kódů prostřednictvím překladače firmy Xilinx SDSoC 2015.4. Takto lze generovat pro průmyslovou kartu standardu PC 104 akcelerátor detekce hran ve video signálu a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Je dosaženo 50ti násobného zrychlení oproti optimalizovanému SW na procesor ARM.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: HW accelerators * video processing * Zynq System-on-Module * PC 104 standard
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=s30i1h2
Trvalý link: http://hdl.handle.net/11104/0261347