Výsledky vyhledávání
- 1.0462868 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Asymmetric Multiprocessing with MicroBlaze, EdkDSP Accelerator and Toshiba Sensor Video for Automotive grade Zynq on TE0720-03-1QF SoM on TE0701-05 Carrier.
Interní kód: t20q1tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq Automotive XA7020-1Q s výstupem na Full HD HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Rozlišení 1920x1080p60. Výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Automotive Zynq processor.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: ARM processor Zynq * floating point accelerator * motion detection video processing
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20q1tm1
Trvalý link: http://hdl.handle.net/11104/0262365 - 2.0462863 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Asymmetric Multiprocessing with MicroBlaze, EdkDSP Accelerator and Toshiba Sensor Video Processing for low cost Zynq on TE0720-03-1CF SoM on TE0701-05 Carrier.
Interní kód: t20c1tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-1C (commercial grade) s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1920x1080p60, výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Jde o cenově optimalizovaný čip ZC7020-1C (komerční grade) vhodný pro teploty 0 až 85 stupňů C.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating point accelerator * ARM processor Zynq * video processing in Full HD
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20c1tm1
Trvalý link: http://hdl.handle.net/11104/0262364 - 3.0461502 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Python 1300 Sensor Video Processing in HW with EdkDSP 8xSIMD Accelerator for TE0720-03-2IF SoM on TE0701-05 Carrier.
Interní kód: t20i2pm2 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Python 1300 s rozlišením 1280x1024p60 v obvodu Zynq ZC7020-2I s výstupem na HDMI monitor spolu s paralelním programovatelným akcelerátorem výpočtu v plovoucí řádové čárce EdkDSP.
Ekonomické parametry: Vstupem je video sensor Python 1300. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu s akcelerací 3x až 20x při paralelním běhu akcelerátoru EdkDSP s výkonem 1.1 GFLOPs. Rozlišení 1280x1024p60, výstup HDMI.
Grant CEP: GA MŠMT 7H14004
Klíčová slova: video processing accelerator * floating-point accelerator * Zynq System-on-Module
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2pm2
Trvalý link: http://hdl.handle.net/11104/0261351 - 4.0460745 - ÚTIA 2017 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk - Kohout, Lukáš
Zynq Platform with UTIA EdkDSP Accelerator and Toshiba Sensor Video Processing in HW for TE0720-03-2IF SoM on TE0701-05 Carrier.
Interní kód: t20i2tm1 ; 2016
Technické parametry: Demonstrátor umožňuje zpracovávat video signál ze sensoru Toshiba s rozlišením 1920x1080p60 spolu s akcelerací výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-2I s výstupem na HDMI monitor.
Ekonomické parametry: Vstupem je video sensor Toshiba. Barevný video signál je zpracováván pomocí HW akcelerátorů. Je prováděna detekce hran v obraze nebo detekce pohybu. Rozlišení 1920x1080p60, výstup HDMI. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP.
Grant CEP: GA MŠMT 7H14007
Klíčová slova: floating point accelerator * ARM processor Zynq * video processing in Full HD
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=t20i2tm1
Trvalý link: http://hdl.handle.net/11104/0261353 - 5.0451807 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
EdkDSP Accelerator IP Evaluation in Vivado 2014.4 Artix7 AC701 board.
Interní kód: Utia_EdkDSP_Vivado_2014_4_AC701 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA na desce AC701 s výkonem až 10 GFLOP/s.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA spolu s 1 Gb ethernetem pro aplikace v internetu věcí.
Grant CEP: GA MŠMT 7H14007
Institucionální podpora: RVO:67985556
Klíčová slova: FPGA * floating-point accelerator * ethernet * Internet of Things
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2014_4_AC701
Trvalý link: http://hdl.handle.net/11104/0253189 - 6.0451496 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Evaluation of Asymmetric Multiprocessing for Zynq System-on-Modules TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF with Carrier Board TE0701-05.
Interní kód: Emc2_amp_on_zynq_trenz_2015_2 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na modulech Zynq v režimu asymetrického multiprocesingu procesorů ARM a MicroBlaze.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na Zynq modulech TE0720-02-2IF, TE0720-02-1CF, TE0720-02-1QF na desce TE0701-05.
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * floating-point accelerator * asymmetric multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=emc2_amp_on_zynq_trenz_2015_2
Trvalý link: http://hdl.handle.net/11104/0252656 - 7.0438631 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Computation and Communication Blocks for Xilinx Kintex7 FPGA with UTIA EdkDSP Accelerators. Vivado 2013.4 Designs with SW Demos.
Interní kód: Utia_EdkDSP_Vivado_2013_4_KC705 ; 2014
Technické parametry: Demonstrátor dovolující připojení k 1G ethernet, generování www stránek a přenos souborů a použití akcelerátorů výpočtu v plovoucí řádové čárce s výkonem až 22,4 GFLOP/s na obvodu Xilinx KINTEX7 na prototypové desce KC705.
Ekonomické parametry: Ověření 1 G ethernetu, file systemu, TFTP a WWW serveru v kombinaci s platformou EdkDSP pro výpočty v plovoucí řádové čárce na prototypové desce KC705.
Grant CEP: GA MŠMT(BE) 7H14004
Klíčová slova: floating-point accelerator * programmable hardware * signal processing acceleration
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_KC705
Trvalý link: http://hdl.handle.net/11104/0242036 - 8.0434753 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow.
Interní kód: EdkDSP_Vivado_2013_4_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating-point accelerator * Vivado design flow * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2
Trvalý link: http://hdl.handle.net/11104/0239361 - 9.0434378 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Internet of Things Building Blocks for Xilinx Artix7 FPGA with UTIA EdkDSP Accelerators. Vivado 2013.4 Designs with SW Demos.
Interní kód: Utia_EdkDSP_Vivado_2013_4_AC701 ; 2014
Technické parametry: Demonstrátor dovolující připojení k 1G ethernet, generování www stránek a přenos souborů a použití akcelerátorů výpočtu v plovoucí řádové čárce na obvodu Xilinx Artix7 na prototypové desce AC701.
Ekonomické parametry: Ověření funkčních prvků pro Internet of Things (1 G ethernet, file system, TFTP a WWW server) v kombinaci s výpočty v plovoucí řádové čárce na prototypové desce AC701.
Grant CEP: GA MŠMT(BE) 7H14007
Klíčová slova: Internet of Things * programmable hardware * embedded floating-point accelerator
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_AC701
Trvalý link: http://hdl.handle.net/11104/0239362 - 10.0433605 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Asymmetric Multiprocessing (AMP) on ZYNQ with EdkDSP Accelerators on Xilinx ZC702 Board - ISE 14.5.
Interní kód: Utia_EdkDSP_145_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na prototypové desce ZC702 v režimu asymetrického multiprocesingu procesorů ARM a MicroBlaze.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: FPGA * floating-point accelerator * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_145_ZC702
Trvalý link: http://hdl.handle.net/11104/0238371