Košík

0093189 - ÚTIA 2008 RIV CZ cze L - Prototyp, funkční vzorek
Kloub, Jan - Heřmánek, Antonín
Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA.
[Implementation of Accelerators for Decoding Reed-Solomon and Convolution error-correcting code on FPGA.]
Interní kód: Akcelerátory na obvodech FPGA ; 2007
Technické parametry: 1 cd
Ekonomické parametry: programová impementace akcelerátorů
Grant CEP: GA AV ČR 1ET100750408; GA AV ČR 1ET300750402
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * Reed-Solomon encoder * Reed-Solomon decoder * PicoBlaze processor * Ethernet * Viterbi decoder * FEC * Convolution code * Error-correcting code
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0153297