Košík

0451807 - ÚTIA 2016 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
EdkDSP Accelerator IP Evaluation in Vivado 2014.4 Artix7 AC701 board.
Interní kód: Utia_EdkDSP_Vivado_2014_4_AC701 ; 2015
Technické parametry: Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA na desce AC701 s výkonem až 10 GFLOP/s.
Ekonomické parametry: Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA spolu s 1 Gb ethernetem pro aplikace v internetu věcí.
Grant CEP: GA MŠMT 7H14007
Institucionální podpora: RVO:67985556
Klíčová slova: FPGA * floating-point accelerator * ethernet * Internet of Things
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2014_4_AC701
Trvalý link: http://hdl.handle.net/11104/0253189