Košík

  Odznačit vybrané:   0
  1. 1.def.record 'I2_TF_SHORT' not found in 'CavUnTablesd'
  2. 2.
    0456128 - ÚMCH 2017 RIV GB eng J - Článek v odborném periodiku
    Beneš, Hynek - Donato, R. K. - Ecorchard, P. - Popelková, Daniela - Pavlová, Eva - Schelonka, D. - Pop-Georgievski, Ognen - Schrekker, H. S. - Štengl, V.
    Direct delamination of graphite ore into defect-free graphene using a biphasic solvent system under pressurized ultrasound.
    RSC Advances. Roč. 6, č. 8 (2016), s. 6008-6015. ISSN 2046-2069. E-ISSN 2046-2069
    Grant CEP: GA ČR(CZ) GA14-05146S
    Institucionální podpora: RVO:61389013
    Klíčová slova: graphite ore * graphene * high-pressure ultrasound
    Kód oboru RIV: CD - Makromolekulární chemie
    Impakt faktor: 3.108, rok: 2016 ; AIS: 0.59, rok: 2016
    DOI: https://doi.org/10.1039/C5RA23654A
    Trvalý link: http://hdl.handle.net/11104/0256719
     
     
  3. 3.
    0408152 - UTIA-B 910127 CH eng A - Abstrakt
    Kočvara, Michal - Outrata, Jiří
    A Nondifferentiable Approach to the Solution of Optimum Design Problems with Variational Inequalities.
    Zürich: IFIP, 1991. System Modelling and Optimization. Abstracts. s. 202-203
    [IFIP Conference on System Modelling and Optimization /15./. 02.09.1991-06.09.1991, Zürich]
    Trvalý link: http://hdl.handle.net/11104/0128257
     
  4. 4.
    0411311 - UTIA-B 20050039 RIV HU eng C - Konferenční příspěvek (zahraniční konf.)
    Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
    Dynamic reconfiguration in FPGA-based SoC designs.
    [Dynamická rekonfigurace v FPGA systémech na jednom čipu.]
    Sopron: University of West Hungary, 2005. ISBN 963-9364-48-7. In: Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems. - (Takách, G.; Hlawiczka, A.; Sziraj, J.), s. 129-136
    [IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./. Sopron (HU), 13.04.2005-16.04.2005]
    Grant CEP: GA MŠMT 1M0567
    Grant ostatní: Commission EC(XE) IST-2001-34016
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: FPGA * dynamic reconfiguration
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131394
     

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.