Košík

  1. 1.
    0091798 - ÚTIA 2008 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
    Kafka, Leoš - Daněk, Martin - Novák, O.
    Preservation of Circuit Structure and Timing during Fault Emulation in FPGA.
    [Zachování struktury a časování obvodu při emulaci poruch pomocí FPGA.]
    IP 07 IP Based Electronic System Conference & Exhibition Proceedings. Grenoble: EETimes Network, 2007 - (Saucier, G.; Nguyen, H.), s. 493-497
    [IP 07 IP Based Electronic System Conference & Exhibition. Grenoble (FR), 05.12.2007-06.12.2007]
    Grant CEP: GA AV ČR(CZ) 1QS108040510
    Výzkumný záměr: CEZ:AV0Z10750506
    Klíčová slova: Fault emulation * runtime reconfiguration * FPGA
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0152308
     
     

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.