0075993 - ÚTIA 2007 RIV FR eng C - Konferenční příspěvek (zahraniční konf.)
Šůcha, P. - Hanzálek, Z. - Heřmánek, Antonín - Schier, JanEfficient FPGA Implementation of Equalizer for Finite Interval Constant Modulus Algorithm.
[Efektivní FPGA implementace FI-CMA ekvalizéru.]
IEEE Symposium on Industrial Embedded Systems - IES 2006, Proceedings of. Lyon: CNRS-ENS, 2006, s. 1-10. ISBN 1-4244-0777-X.
[IEEE Symposium on Industrial Embedded Systems - IES 2006. Antibes Juan-Les-Pins (FR), 18.10.2006-20.10.2006]
Grant CEP: GA AV ČR(CZ) 1ET300750402; GA AV ČR(CZ) 1ET400750406; GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: high-level synthesis * cyclic scheduling * iterative algorithms * imperfectly nested loops * integer linear programming * FPGA * control
Kód oboru RIV: JA - Elektronika a optoelektronika, elektrotechnika
Trvalý link: http://hdl.handle.net/11104/0143207
