Počet záznamů: 1
Reliable FPGA Architecture
- 1.
SYSNO 0524715 Název Reliable FPGA Architecture Tvůrce(i) Pospíšil, Jan (UJF-V) [OJS] Vyd. údaje Praha: České vysoké učení technické, 2018 Akademická hodnost získaná prací Ph.D. Místo obhajoby České vysoké učení technické v Praze, Fakulta informačních technologií Název pracoviště Ústav jaderné fyziky AV ČR, v. v. i. Druh dok. Dizertace Grant LM2015056 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy LM2015058 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy Institucionální podpora UJF-V - RVO:61389005 Jazyk dok. eng Země vyd. CZ Klíč.slova FPGA * single event upset * simulation * fault model * XDL * RapidSmith Spolupracující instituce České vysoké učení technické v Praze, Fakulta informačních technologií (Česká republika) URL http://hdl.handle.net/10467/82108 Trvalý link http://hdl.handle.net/11104/0309023
Počet záznamů: 1