Počet záznamů: 1
Optimization of finite interval CMA implementation for FPGA
- 1.
SYSNO ASEP 0411508 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Optimization of finite interval CMA implementation for FPGA Překlad názvu Optimalizace FPGA implementace FI-CMA algoritmu Tvůrce(i) Heřmánek, Antonín (UTIA-B)
Schier, Jan (UTIA-B) RID
Šůcha, P. (CZ)
Hanzálek, Z. (CZ)ISBN 0-7803-9334-1 Zdroj.dok. Proceedings of the IEEE Workshop on Signal Processing Systems. SiPS 2005. - Athens, 2005 : IEEE - ISBN 0-7803-9333-3 Rozsah stran s. 1-6 Poč.str. 7 s. Forma vydání CD-ROM - CD-ROM Akce SiPS 2005. IEEE Workshop on Signal Processing Systems Datum konání 02.11.2005-04.11.2005 Místo konání Athens Země GR - Řecko Typ akce WRD Jazyk dok. eng - angličtina Země vyd. GR - Řecko Klíč. slova CMA ; FPGA ; logarithmic arithmetic ; cyclic scheduling Vědní obor RIV BD - Teorie informace CEP 1ET300750402 GA AV ČR - Akademie věd 1M0567 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy CEZ AV0Z10750506 - UTIA-B (2005-2011) Anotace Optimization of an FPGA implementation of iterative algorithms with nested loops is treated, using Integer Linear Programming. An example of the FI-CMA blind equalization algorithm is considered, using limited (and small) number of arithmetic units with non-zero latency. The optimization is based on cyclic scheduling with precedence delays for distinct dedicated processors. An optimally scheduled abstract model is constructed, modeling imperfectly nested loops. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201. Rok sběru 2010
Počet záznamů: 1