Rozbor a implementace dynamické rekonfigurace pro obvody FPGA
1.
SYSNO ASEP
0411434
Druh ASEP
K - Konferenční příspěvek (lokální konf.)
Zařazení RIV
Záznam nebyl označen do RIV
Název
Rozbor a implementace dynamické rekonfigurace pro obvody FPGA
Překlad názvu
Analysis and Implementation of Dynamic Reconfiguration for FPGAs
Tvůrce(i)
Honzík, Petr (UTIA-B)
Vyd. údaje
Praha: ČVUT FEL, 2005
ISBN
80-01-03298-1
Zdroj.dok.
Počítačové architektury a diagnostika / Lórencz R. ; Buček J. ; Zahradnický T.
s. 55-60
Poč.str.
6 s.
Akce
Počítačové architektury a diagnostika 2005. PAD 2005
Datum konání
21.09.2005-23.09.2005
Místo konání
Lázně Sedmihorky
Země
CZ - Česká republika
Typ akce
CST
Jazyk dok.
cze - čeština
Země vyd.
CZ - Česká republika
Klíč. slova
FPGA ; dynamic reconfiguration ; platform for FPGA
Vědní obor RIV
JC - Počítačový hardware a software
CEP
1M0567 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy
CEZ
AV0Z10750506 - UTIA-B (2005-2011)
Anotace
Text popisuje platformu pro dynamickou rekonfiguraci na FPGA obvodech s vestavěným mikroprocesorem. Platforma je rozdělena na HW čast implementovanou v FPGA a na SW část prováděnou v mikroprocesoru. Ten vystupuje jako iniciátor rekonfiguračního procesu. Stará se o předání potřebných dat pro provedení rekonfigurace. HW v FPGA je navrženo jako autonomní obvod provádějící rekonfigurační proces. Konfiguračni bitstreamy a programy pro mikroprocesor jsou uloženy externí paměti připojené k FPGA.
Překlad anotace
This paper describes platform for dynamic reconfiguration on an FPGA with embedded microcontroller. The platform is divided to the hardware and software parts. A microcontroller is initiator of the reconfiguration process. A reconfiguration controller drives autonomously the reconfiguration process. The ronfiguration bitstreams and programs are stored in an external memory connected to the FPGA.
