Dynamická rekonfigurace v FPGA systémech na jednom čipu
Tvůrce(i)
Bartosinski, Roman (UTIA-B) Daněk, Martin (UTIA-B) Honzík, Petr (UTIA-B) Matoušek, Rudolf (UTIA-B)
Vyd. údaje
Sopron: University of West Hungary, 2005
ISBN
963-9364-48-7
Zdroj.dok.
Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems / Takách G. ; Hlawiczka A. ; Sziraj J.
Rozsah stran
s. 129-136
Poč.str.
8 s.
Akce
IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./
Datum konání
13.04.2005-16.04.2005
Místo konání
Sopron
Země
HU - Maďarsko
Typ akce
EUR
Jazyk dok.
eng - angličtina
Země vyd.
HU - Maďarsko
Klíč. slova
FPGA ; dynamic reconfiguration
Vědní obor RIV
JC - Počítačový hardware a software
CEP
1M0567 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy
CEZ
AV0Z10750506 - UTIA-B (2005-2011)
Anotace
This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in hardware, reconfigured as required by the execution of the user code.
