Počet záznamů: 1
Logarithmic arithmetic for real data types and support for Matlab/Simulink based rapid-FPGA-prototyping
- 1.
SYSNO ASEP 0411202 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Logarithmic arithmetic for real data types and support for Matlab/Simulink based rapid-FPGA-prototyping Tvůrce(i) Pohl, Zdeněk (UTIA-B) RID
Schier, Jan (UTIA-B) RID
Líčko, Miroslav (UTIA-B)
Heřmánek, Antonín (UTIA-B)
Tichý, Milan (UTIA-B)Vyd. údaje Los Alamitos: IEEE Computer Society Press, 2003 ISBN 0-7695-1926-1 Zdroj.dok. Proceedings of the International Parallel and Distributed Processing Symposium. IPDPS 2003 / Werner B. Rozsah stran s. 1-6 Forma vydání CD-ROM - CD-ROM Akce IEEE IPDPS 2003 Datum konání 22.04.2003-26.04.2003 Místo konání Nice Země FR - Francie Typ akce WRD Jazyk dok. eng - angličtina Země vyd. US - Spojené státy americké Klíč. slova high speed logarithmic arithmetic ; Matlab/Simulink ; rapid prototyping Vědní obor RIV JC - Počítačový hardware a software CEP LN00B096 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy CEZ AV0Z1075907 - UTIA-B Anotace The paper is focused on the rapid prototyping for FPGA using the high-level environment of MATLAB/Simulink. An approach using the Xilinx system Generator is reviewed on an example of the High Speed Logaritmic Arithmetic unit. An alternative approach using the combination of the real time workshop with the Handel C compiler for automatized generation of the HDL code is presented. The possibilities to extend this solution in order to support the run-time reconfigurations are outlined. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201.
Počet záznamů: 1