Počet záznamů: 1
Software Phase Lock Loops Applied in Three-Phase PWM Rectifier
- 1.
SYSNO ASEP 0365382 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Software Phase Lock Loops Applied in Three-Phase PWM Rectifier Tvůrce(i) Šimek, Petr (UT-L) RID
Škramlík, Jiří (UT-L)
Valouch, Viktor (UT-L) RID
Bejvl, Martin (UT-L) RIDZdroj.dok. Electrical Drives and Power Electronics - EDPE 11. - Košice : Technical University of Košice, 2011 - ISBN 978-80-553-0734-3 Rozsah stran s. 227-232 Poč.str. 6 s. Forma vydání CD ROM - CD ROM Akce International Conference on Electrical Drives and Power Electronics - EDPE 11 /17./ Datum konání 28.10.2011-30.10.2011 Místo konání Stará Lesná, The High Tatras Země SK - Slovensko Typ akce EUR Jazyk dok. eng - angličtina Země vyd. SK - Slovensko Klíč. slova phase lock loop ; unsymmetrical voltage system ; harmonics Vědní obor RIV JA - Elektronika a optoelektronika, elektrotechnika CEP FR-TI1/330 GA MPO - Ministerstvo průmyslu a obchodu CEZ AV0Z20570509 - UE-C, UT-L (2005-2011) Anotace Three SPLL (Software Phase Lock Loops)that differ by the method of the detection of symmetrical grid voltage sequences (positive and negative ones) are presented. Simulation and experimental results of these SPLL applied in a three-phase PWM rectifier connected to an unsymmetrical grid voltage system with harmonics are discussed, even under some disturbances and parameter changes of the grid. The function of the DSC (Delayed Signal Cancellation) based SPLL in PWM rectifier with fs = 1600 Hz was experimetally verified under different grid voltage disturbances with satisfactory results. Pracoviště Ústav termomechaniky Kontakt Marie Kajprová, kajprova@it.cas.cz, Tel.: 266 053 154 ; Jana Lahovská, jaja@it.cas.cz, Tel.: 266 053 823 Rok sběru 2012
Počet záznamů: 1