Počet záznamů: 1
Simple hardware implementation of voltage balancing in capacitor-clamped inverter
- 1.
SYSNO ASEP 0335309 Druh ASEP J - Článek v odborném periodiku Zařazení RIV J - Článek v odborném periodiku Poddruh J Ostatní články Název Simple hardware implementation of voltage balancing in capacitor-clamped inverter Překlad názvu Jednoduchá hardwarová implementace algoritmu pro balancování napětí na střídači s plovoucími kondenzátory Tvůrce(i) Kokeš, Petr (UT-L) RID
Semerád, Radko (UT-L) RIDZdroj.dok. Acta Technica CSAV. - : Ústav termomechaniky AV ČR, v. v. i. - ISSN 0001-7043
Roč. 54, č. 4 (2009), s. 325-341Poč.str. 17 s. Jazyk dok. eng - angličtina Země vyd. CZ - Česká republika Klíč. slova capacitor-clamped multilevel inverter ; flying capacitor voltage balancing ; pulse width modulation (PWM) Vědní obor RIV JA - Elektronika a optoelektronika, elektrotechnika CEP FT-TA4/077 GA MPO - Ministerstvo průmyslu a obchodu CEZ AV0Z20570509 - UE-C, UT-L (2005-2011) Anotace The basic principle of voltage balancing in capacitor-clamped voltage source inverters (VSIs) is explained and a simple balancing algorithm, which is very suitable for hardware implementation, is proposed. The function of the suggested algorithm is verified in all usual steady and transient states of the induction motor drive by computer simulations of an 850 kW drive and also by experiments on a small 2.2 kW drive. The unbalancing across flying caps can occur only due to very fast transients in dc link. The balancing method is designed to preserve all benefits of the standard space-vector modulation and simultaneously to prevent an increase in VSI average switching frequency above the PWM carrier frequency. Pracoviště Ústav termomechaniky Kontakt Marie Kajprová, kajprova@it.cas.cz, Tel.: 266 053 154 ; Jana Lahovská, jaja@it.cas.cz, Tel.: 266 053 823 Rok sběru 2010
Počet záznamů: 1