Počet záznamů: 1
Embedded Development Environment for a Family of Xilinx FPGA
- 1.
SYSNO ASEP 0090568 Druh ASEP A - Abstrakt Zařazení RIV Záznam nebyl označen do RIV Zařazení RIV Není vybrán druh dokumentu Název Embedded Development Environment for a Family of Xilinx FPGA Překlad názvu Prostředí pro návrh vestavných systémů na programovatelných obvodech Xilinx Tvůrce(i) Kadlec, Jiří (UTIA-B) RID Zdroj.dok. Regional Conference on Embedded and Ambient Systems Book of Abstracts. - Budapešť : John von Neumann Computer Society, 2007 / Varga Antila K. ; Kiss Ákos ; Marsiske Stefan ; Vásárhelyi József - ISBN 978-963-8431-96-7
S. 16-16Poč.str. 1 s. Akce RCEAS 2007 First Regional Conference on Embedded and Ambient Systems Datum konání 22.11.2007-24.11.2007 Místo konání Budapešť Země HU - Maďarsko Typ akce EUR Jazyk dok. eng - angličtina Země vyd. HU - Maďarsko Klíč. slova FPGA ; PicoBlaze ; Embedded systems Vědní obor RIV JC - Počítačový hardware a software CEP 1M0567 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy 1ET400750406 GA AV ČR - Akademie věd CEZ AV0Z10750506 - UTIA-B (2005-2011) Anotace In this article we present development environment for Xilinx FPGA MicroBlaze-centric applications with floating point HW accelerators. Platform is nicknamed UtiaDsp91. The accelerators of this platforms are reconfigurable in runtime by change of the firmware of PicoBlaze controllers embedded in each accelerator. Generation of SW drivers and automated generation of final FPGA netlists is based on our extensions of the standard tool chain of Xilinx (System Generator 9.1, EDK 9.1 and ISE 9.1). Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201. Rok sběru 2008
Počet záznamů: 1