Počet záznamů: 1
Lattice adaptive filter implementation for FPGA
- 1.
SYSNO ASEP 0411039 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Lattice adaptive filter implementation for FPGA Tvůrce(i) Pohl, Zdeněk (UTIA-B) RID
Matoušek, Rudolf (UTIA-B)
Kadlec, Jiří (UTIA-B) RID
Tichý, Milan (UTIA-B)
Líčko, M. (CZ)Vyd. údaje Monterey: ACM, 2003 ISBN 1-58113-651-X Zdroj.dok. FPGA 2003 ACM/SIGDA Eleventh ACM International Symposium on Field-Programmable Gate Arrays Rozsah stran s. 246 Poč.str. 1 s. Akce FPGA 2003 Datum konání 23.02.2003-25.02.2003 Místo konání Monterey Země US - Spojené státy americké Typ akce WRD Jazyk dok. eng - angličtina Země vyd. US - Spojené státy americké Klíč. slova lattice adaptive filter ; FPGA Vědní obor RIV JC - Počítačový hardware a software CEP LN00B096 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy CEZ AV0Z1075907 - UTIA-B Anotace Our poster introduces an innovative RLS Lattice filter implementation for FPGAs. The signal processing applications typically require wide numeric range, and that poses a problem when using an FPGA implementation. Our aaproach is based on arithmetic using logarithmic numeric representation (LNS). The test application - adaptive noise canceller - has been optimized for the Xilinx Virtex devices. It consumes roughly 70% of all logic resources of the XCV800 device and all block memory cells. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201.
Počet záznamů: 1