Počet záznamů: 1
Akcelerátor pro výpočet odezvy ADSL vedení
- 1.0093182 - ÚTIA 2008 RIV CZ cze L - Prototyp, funkční vzorek
Kloub, Jan - Heřmánek, Antonín
Akcelerátor pro výpočet odezvy ADSL vedení.
[Accelerator for computation ADSL line response.]
Interní kód: Akcelerátor výpočtu odezvy ADSL ; 2007
Technické parametry: 1 cd
Ekonomické parametry: programový akcelerator
Grant CEP: GA AV ČR 1ET300750402
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * ADSL * Accelerator * FIR * Ethernet
Kód oboru RIV: JC - Počítačový hardware a software
Dokument popisuje implementaci akcelerátoru pro výpočet odezvy ADSL vedení na obvodu FPGA.
Document describes implementation of accelerator for computation ADSL line response on FPGA.
Trvalý link: http://hdl.handle.net/11104/0153293
Počet záznamů: 1