Počet záznamů: 1
Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board
- 1.
SYSNO ASEP 0461500 Druh ASEP L - Prototyp, funkční vzorek Zařazení RIV G - Technicky realizované výsledky (prototyp, funkční vzorek) Poddruh RIV Funkční vzorek Název Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board Tvůrce(i) Kadlec, Jiří (UTIA-B) RID
Pohl, Zdeněk (UTIA-B) RID
Kohout, Lukáš (UTIA-B) RIDRok vydání 2016 Int.kód t20i2h1 Technické parametry Demonstrátor umožňuje zpracovávat video signál z Full HD HDMI vstupu v obvodu Zynq ZC7020-2I s výstupem na Full HD HDMI monitor. Ekonomické parametry Video signál je zpracováván pomocí HW akcelerátorů. Oproti SW řešení je dosahováno zrychlení 5x až 30x, a to v případě detekce hran v obraze a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor. Název vlastníka Ústav teorie informace a automatizace AV ČR, v. v. i. IČ vlastníka 67985556 Kat.výsl.dle nákl. A - Vyčerpaná část nákladů <= 5 mil. Kč Využ. jiným subjektem P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence Požad. na licenč. popl. Z - Poskytovatel licence nepožaduje v některých případech licenční poplatek Číselná identifikace http://sp.utia.cz/results/t20i2h1/t20i2h1_2015_4_te0720.pdf Jazyk dok. eng - angličtina Země vlastníka CZ - Česká republika Klíč. slova FPGA ; Full HD HDMI video processing ; Zynq System-on-Module Vědní obor RIV JC - Počítačový hardware a software CEP 7H14004 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy Anotace This application note describes use of an evaluation package with 3 edge detection and 3 motion detection video processing designs on the Trenz TE0701-05 platform with industrial grade Zynq XC7Z020-2I device on System on Module TE0720-03-2I. All demonstrated video processing algorithms have been developed, debugged and tested in Xilinx SDSoC 2015.4 environment. Algorithms have been compiled by Xilinx SDSoC 2015.4 system level compiler (based on the Xilinx HLS compiler) to Vivado 2015.4 projects, and compiled by Vivado 2015.4 to bitstreams. The SW access functions controlling the HW accelerators have been exported to the Xilinx SDK 2015.4 SW projects as static .a libraries for standalone ARM Cortex A9 applications. This application note also describes 4 edge detection algorithms defined in the SDSoC 2015.4 in form, which enables in the SDK 2015.4 the parallel execution of predefined video processing HW paths with C user code on ARM. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201. Rok sběru 2017 Elektronická adresa http://sp.utia.cz/index.php?ids=results&id=t20i2h1
Počet záznamů: 1