Počet záznamů: 1
RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic
SYS 0410739 LBL 00000nam^^22^^^^^^^^450 005 20240103182235.8 101 0-
$a eng 102 $a CZ 200 1-
$a RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic 210 $a Praha $c ÚTIA AV ČR $d 2001 215 $a 11 s. 225 1-
$a Research Report $v 2036 610 1-
$a digital signal processing 610 1-
$a logaritmic arithmetic 610 1-
$a embedded compilation 700 -1
$3 cav_un_auth*0101120 $a Kadlec $b Jiří $p UTIA-B $w Department of Signal Processing $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i. 701 -1
$3 cav_un_auth*0212813 $a Albu $b F. $y IE $4 070 701 -1
$3 cav_un_auth*0212755 $a Softley $b Ch. $y GB $4 070 701 -1
$3 cav_un_auth*0101159 $a Matoušek $b Rudolf $p UTIA-B $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i. 701 -1
$3 cav_un_auth*0101105 $a Heřmánek $b Antonín $p UTIA-B $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i.
Počet záznamů: 1