Počet záznamů: 1
RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic
- 1.KADLEC, Jiří, ALBU, F., SOFTLEY, Ch., MATOUŠEK, Rudolf, HEŘMÁNEK, Antonín. RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic. Praha: ÚTIA AV ČR, 2001. Research Report, 2036.
Počet záznamů: 1