A DSP/FPGA-based accelerator for video processing

0049962 - ÚTIA 2007 SK eng A - Abstrakt
Schier, Jan - Kovář, Bohumil
A DSP/FPGA-based accelerator for video processing.
[Kombinovaný DSP/FPGA akcelerátor pro zpracování videosignálu.]
Digital Technologies 2006 Book of Abstracts. Žilina: Slovenská elektrotechnická spoločnosť, 2006. s. 13-13. ISBN 80-8070-624-7.
[Digital Technologies 2006. 01.12.2006, Žilina]
Grant CEP: GA AV ČR 1ET400750408
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: video processing * hardware acceleration * configuration system
Kód oboru RIV: JC - Počítačový hardware a software

An embedded accelerator for video processing is described in the paper. The accelerator is intended both for basic video preprocessing and for more complicated tasks such as image classification and feature extraction, so that it can be used to construct an `intelligent camera'. A combination of a DSP processor with an FPGA circuit is considered. An advantage of this arrangement is flexibility - the FPGA circuit is used as a reconfigurable accelerator for loop-intensive computations.

V článku je popsán vestavěný akcelerátor pro zpracování videosignálu. Tento akcelrátor je určený jak pro základní předzpracování videosignálu, tak pro složitější úlohy, jako je klasifikace obrazu a extrakce rysů obrazu. Cílem je, aby bylo možné jej použít pro konstrukci 'inteligentní kamery'. Přitom je uvažována kombinace DSP procesoru a FPGA obvodu. Výhodou tohoto uspořádání je jeho pružnost - FPGA obvod může být využit jako rekonfigurovatelný akcelerátor pro výpočty, obsahující náročné výpočetní smyčku.
Trvalý link: http://hdl.handle.net/11104/0140224