Počet záznamů: 1
Utilization of the HSLA toolbox for the FPGA prototyping
- 1.
SYSNO ASEP 0410975 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Utilization of the HSLA toolbox for the FPGA prototyping Tvůrce(i) Pohl, Zdeněk (UTIA-B) RID
Líčko, M. (CZ)Vyd. údaje Praha: VŠCHT, 2002 ISBN 80-7080-500-5 Zdroj.dok. MATLAB 2002. Sborník příspěvků 10. ročníku konference Rozsah stran s. 462-468 Poč.str. 7 s. Akce MATLAB 2002 Datum konání 07.11.2002 Místo konání Praha Země CZ - Česká republika Typ akce EUR Jazyk dok. eng - angličtina Země vyd. CZ - Česká republika Klíč. slova design flow for DSP algorithms ; high-speed logarithmic arithmetic Vědní obor RIV JC - Počítačový hardware a software CEP LN00B096 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy CEZ AV0Z1075907 - UTIA-B Anotace An innovative design-flow for DSP algorithms usign high-speed logarithmic arithmetic (HSLA) toolbox is introduced on a demo RLS lattice application. Utilization of toolbox provides effective design time shortening and it makes designer work easier. Firstly, scripts in Matlab are written and checked. From working scripts, design is decomposed in Simulink to cycle-exact simulation and rewritten in Celoxica DK1 tool. Finally, hardware is targeted from DK1 and results are compared with simulations. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201.
Počet záznamů: 1