Počet záznamů: 1  

Adaptive RLS Algorithms Reference Implementations

  1. 1.
    SYSNO ASEP0480100
    Druh ASEPL4 - Software
    Zařazení RIVR - Software
    NázevAdaptive RLS Algorithms Reference Implementations
    Tvůrce(i) Kadlec, Jiří (UTIA-B) RID
    Likhonina, Raissa (UTIA-B) ORCID
    Celkový počet autorů2
    Rok vydání2017
    Int.kóddsp_1_6
    Technické parametryAlgoritmy RLS s exponenciálním nebo směrovým zapomínáním implementované ve čtyřech aritmetikách s různou přesností a spotřebou.
    Ekonomické parametrySoftware porovnává speciální implementace adaptivních algoritmů identifikace stochastických systémů. Jde o implementace v dvojnásobné přesnosti, jednoduché přesnosti, logaritmické aritmetice 19 a 32bit a celočíselné aritmetice 14bit.
    Název vlastníkaÚstav teorie informace a automatizace AV ČR, v. v. i.
    IČ vlastníka67985556
    Využ. jiným subjektemP - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence
    Požad. na licenč. popl.N - Poskytovatel licence nepožaduje licenční poplatek
    Číselná identifikaceutia-dsp_1_6
    Jazyk dok.eng - angličtina
    Země vlastníkaCZ - Česká republika
    Klíč. slovaRLS Algorithms ; adaptive identification ; logarithmic ; fixed-point and single-precision floating-point arithmetics
    Vědní obor RIVJC - Počítačový hardware a software
    Obor OECDComputer hardware and architecture
    CEP8A17006 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy
    AnotaceThis software presents set of adaptive recursive least squares system identification algorithms based on the Bayesian extensions of real-time adaptive system identification as well as extending the existing recursive least square adaptive algorithms for estimation of time varying parameters in the applications of acoustic signal processing. The included reference adaptive algorithms are implemented in Matlab 2016b. Algorithms serve as „golden“ reference models for the embedded implementations on dedicated processors like Arm Cortex A9 and the FPGA programmable logic accelerators in devices the Xilinx Zynq. Algorithms are numerically robust. Algorithms are implemented in double precision floating point (64bit), single precision floating point (32bit) and in logarithmic arithmetic with precision 32bit and 19bit. This software also presents adaptive recursive least squares system identification algorithms taking advantage of dynamic normalization of the core of the algorithm into the guarantied range 1-, 1 for all variables. These algorithmic cores are suitable for the fixed-point implementation (14bit).
    PracovištěÚstav teorie informace a automatizace
    KontaktMarkéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201.
    Rok sběru2018
    Elektronická adresahttp://sp.utia.cz/index.php?ids=results&id=dsp_1_6
Počet záznamů: 1  

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.