Počet záznamů: 1
Analysis of Applicability of Partial Runtime Reconfiguration in Fault Emulator in Xilinx FPGAs
- 1.
SYSNO 0306846 Název Analysis of Applicability of Partial Runtime Reconfiguration in Fault Emulator in Xilinx FPGAs Překlad názvu Analýza možností použití částečné dynamické rekonfigurace v emulátoru poruch v FPGA Xilinx Tvůrce(i) Kafka, Leoš (UTIA-B) Zdroj.dok. Proceedings 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. S. 178-181. - Piscataway : IEEE, 2008 / Straube Bernd ; Drutarovský Miloš ; Renovell Michel ; Gramata Peter ; Fischerová Mária Konference IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2008 /11./, Bratislava, 16.04.2008-18.04.2008 Druh dok. Konferenční příspěvek (zahraniční konf.) Grant 1QS108040510 GA AV ČR - Akademie věd, CZ - Česká republika CEZ AV0Z10750506 - UTIA-B (2005-2011) Jazyk dok. eng Země vyd. SK Klíč.slova FPGA * partial runtime reconfiguration * fault emulation Trvalý link http://hdl.handle.net/11104/0159755
Počet záznamů: 1