Počet záznamů: 1  

Xilinx Vitis AI facedetect and resnet50 Demo on Trenz Electronic TE0802 02 with ZU2CG and 1 GB LPDD4

  1. 1.
    0571124 - ÚTIA 2024 RIV CZ eng L - Prototyp, funkční vzorek
    Kohout, Lukáš - Pohl, Zdeněk - Kadlec, Jiří
    Xilinx Vitis AI facedetect and resnet50 Demo on Trenz Electronic TE0802 02 with ZU2CG and 1 GB LPDD4.
    Interní kód: te0802_2cg_vitis_ai_resnet50 ; 2023
    Technické parametry: Dokument obsahuje návod a potřebné soubory pro konfiguraci vývojového prostředí Xilinx Vitis 2021.2.1 AI 2.0 pro kompilaci HW akcelerované aplikace detekce obličejů pro Trenz Electronic vývojovou desku TE0802.
    Ekonomické parametry: Vývojové prostředí Xilinx Vitis 2021.2.1 AI 2.0 pracuje v OS Ubuntu 20.04. Detekce obličejů je akcelerována jednou optimalizovanou Xilinx DPU (data processing unit) provádějící inferenci v neuronové síti, která je implementována v int8 aritmetice s hodinovým kmitočtem 400MHz. DPU pracuje s bloky BRAM paměti a s distribuovanou pamětí v programovatelné logice. S připojenou USB kamerou systém zpracuje až 16 FPS. Výkon optimalizované DPU (bez SW předzpracování signálu z USB kamery) je pro tuto aplikaci až 80 FPS. Systém podporuje X11 zobrazení na PC připojeném přes 1Gb Ethernet nebo alternativně DisplayPort grafický výstup na monitor s X11 plochou. Dokument obsahuje návod a potřebné soubory pro konfiguraci a překlad neuronové sítě pro optimalizovanou DPU pro aplikaci detekce obličejů.
    Grant CEP: GA MŠMT 8A21009
    Klíčová slova: artificial intelligence * object detection * embedded systems * edge computing * Vitis AI 2.0 * AMD-Xilinx * Zynq UltraScale+
    Obor OECD: Computer hardware and architecture
    https://zs.utia.cas.cz/index.php?ids=results&id=te0802_2cg_vitis_ai_resnet50

    A tutorial describing setup and run Vitis AI 2.0 facedetect and resnet50 demos on Trenz TE0802-02 board with ZU2CG and 1GB LPDD4. The system uses a Xilinx DPU unit to accelerate calculations. The DPU unit used in zcu104 or zcu102 does not fit into the used ZU2CG device. For this reason, a reduced DPU configuration is provided as well as precompiled models for demos. This text also describes how to move the system filesystem to the M.2 PCIe SSD.
    Trvalý link: https://hdl.handle.net/11104/0342451

     
     
Počet záznamů: 1  

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.