DTRiMC tool for TE0808-09-EG-ES1 module on TEBF0808 carrier board

0543781 - ÚTIA 2022 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Likhonina, Raissa
DTRiMC tool for TE0808-09-EG-ES1 module on TEBF0808 carrier board.
Interní kód: TS74fp03x8_TEBF0808_DTRiMC_zu9es1 ; 2021
Technické parametry: DTRiMC SW balíček automatizuje instalaci systému se základovou deskou Trenz TEBF0808 a TE0808-09EG-ES1 s výpočetním modulem s Petalinux 2017.4 jádrem operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na osmi SIMD HW akcelerátorech programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 16 GFLOP/s. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0808-ES1, TE0808-ES2, TE0808-2ES2, TE0808-04-09EG-1EA, TE0808-04-09EG-1EB, TE0808-04-09EG-1ED, TE0808-04-09EG-2IB, TE0808-04-15EG-1EB, TE0808-04-09EG-1EE, TE0808-04-09EG-1EL, TE0808-04-09EG-2IE, TE0808-04-15EG-1EE, TE0808-04-06EG-1EE, TE0808-04-06EG-1E3.
Ekonomické parametry: DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2017.4 jádrem operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci osmi 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TEBF0808 a průmyslovým výpočetním modulem Trenz Electronic TE0808-09-EG-ES1 s obvodem Zynq Ultrascale+ xczu9eg-ffvc900-1-i-es1.
Grant CEP: GA MŠMT 8A18013
Klíčová slova: System on Chip * Zynq Ultrascale+ * microprocessor * HW accelerated computing * automation * Linux Debian Stretch
Obor OECD: Computer hardware and architecture
http://sp.utia.cz/index.php?ids=results&id=2017_4_te0808_fp03x8_4x2_ila_mulf64_DTRiMC

Evaluation package for the Design Time Resource integration of Model Composer DTRiMC tool. It serves for integration of eight 8xSIMD, FP03x8, floating-point, run-time-reconfigurable accelerators for Zynq Ultrascale+ TE0808-09EG-ES1 module on TEBF0808 carrier board. It provides SW projects and two designs containing the HW design bitstreams and API interface for SW developer in form of shared linux libraries. The SW developer can program ARM host application in C and compile by gcc compiler or in C++ and use the g++ compiler. User can use the Xilinx SDK for compilation and debug of provided SW projects on a PC (Linux or Windows 10, 64bit). The “make” utility can be also used for compilation of host applications directly on the embedded Zynq Ultrascale+ ZU09-EG-ES1 system. All designs presented in this evaluation package contain four independent twins of serial connected FP03x8 accelerators in the programmable logic part of the device. The HW data movers supporting the data communication are represented for the SW developer as shared C/C++ library with simple SW API. The API is identical for several alternatives of HW data movers. The evaluation package includes 8xSIMD FP32 accelerators with HW license enabling only restricted number of operations. If these licensed operations are all used, user has to reset complete system. This will enable to use the licensed count of operations again.
Trvalý link: http://hdl.handle.net/11104/0320988