Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow

0434753 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow.
Interní kód: EdkDSP_Vivado_2013_4_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating-point accelerator * Vivado design flow * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2

This application note describes the asymmetric multiprocessing design (AMP) based on the Xilinx application note XAPP1093. The AMP design is ported from ISE 14.5 design flow to the Xilinx Vivado 2014.3 and SDK 2014.3 design flow. The ARM Cortex A9 processor works together with the MicroBlaze processor, sharing the terminal and block ram. Both processors execute program from the same external DDR3 memory. The MicroBlaze processor is controlling 4 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable data path, controlled by the PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx ZC702 designs with AXI bus.
Trvalý link: http://hdl.handle.net/11104/0239361